- •Лекция 4. Дискретные устройства. Синхронизаторы, триггеры, регистры, счетчики
- •остранение сигналов. Быстродействие. Понятие о задер
- •остранение сигналов. Быстродействие. Понятие о задер
- •остранение сигналов. Быстродействие. Понятие о задер
- •остранение сигналов. Быстродействие. Понятие о задер
- •пространение сигналов. Быстродействие. нятие о задержке. Критические цепи
- •пространение сигналов. Быстродействие. нятие о задержке. Критические цепи.
- •пространение сигналов. Быстродействие. нятие о задержке. Критические цепи.
- •тические цепи. Критической является цепь с самой шой задержкой, например:
- •облемы, требующие синхронизации:
- •азовый принцип синхронизации:
- •амическая дисциплина:
- •табильность ронт сигнала тактовой частоты немного растянут во
- •Метастабильность
- •Простой синхронизатор и временная диаграмма его
- •Вероятность сбоя синхронизатора
- •етные устройства- триггеры етное (последовательное) цифровое устройство:
- •етные устройства- триггеры етное (последовательное) цифровое устройство:
- •риггер
- •триггер
- •R-S триггер, УГО и таблица истинности
- •D триггер с синхронизацией по уровню
- •D триггер с синхронизацией по уровню
- •триггер работающий по фронту
- •триггер работающий по фронту ругой вариант реализации
- •D триггер работающий по фронту, VHDL описание и временная диаграмма
- •D триггер со сбросом
- •D триггер со сбросом и установкой
- •D триггер со сбросом, установкой и разрешением (вход CE-разрешение на запись)
- •Счетный триггер
- •JK- триггер.
- •JK- триггер.
- •Сдвиговый регистр
- •Сдвиговый регистр
- •Сдвиговый регистр с параллельной загрузкой
- •Сдвиговый регистр с параллельной загрузкой
- •Cчетчик
- •Cчетчик с промежуточным сбросом (из какого состояния?)
- •Cчетчик с пропуском состояний и внешней установкой в «0111»
- •Счетчик: Пример поведенческого описания и
- •Счетчик: Пример поведенческого описания схема-
- •Счетчик: поведенческое описание, переведенное САПР на элементы ПЛИС (фрагмент)
- •Реверсивный счетчик: пример поведенческого
- •Благодарю за внимание!
азовый принцип синхронизации:
Логика |
|
|
Триггер |
|
Логика |
|
|
Триггер |
|
|
|
||||||
1 |
|
|
1 |
4 |
|
|
4 |
|
|
|
|
|
|
|
|
|
|
Логика |
|
|
Триггер |
Логика |
|
|
Триггер |
|
|
||||||
2 |
|
|
2 |
5 |
|
|
5 |
|
|
|
|
|
|
|
|
Логика |
|
|
Триггер |
|
Логика |
|
|
Триггер |
|
|
|
|
|
||||
3 |
|
|
3 |
6 |
|
|
6 |
|
|
|
|
|
|
|
|
|
|
11
амическая дисциплина:
ы синхронной последовательной схемы должны стабильны в течение времени предустановки до и ени удержания после фронта тактового импульса. олнение этих требований гарантирует, что в процессе сации значения информационного входа триггером он удет изменяться.
12
табильность ронт сигнала тактовой частоты немного растянут во
ни, да и триггер переключается не мгновенно, переключение требуется время.
успешно зафиксировать входное значение в D-триггер ой сигнал должен быть стабилен некоторое время до ф ле фронта тактовой частоты.
того не произошло, триггер может оказаться в ежуточном» состоянии, называемом метастабильным. табильное состояние триггера не является устойчивым выхода из метастабильного состояния триггер оказыва вольном состоянии.
13
Метастабильность
Попадание триггера в метастабильное состояние- вероятностный процесс, причем вероятность связана как с параметрами микросхемы, так и с тактовой частотой. Вероятность этого события можно уменьшить, используя два последовательно включенных триггера, при этом вероятность того, что оба триггера попадут в метастабильное равна квадрату исходной вероятности
Если первый триггер и «поймает» |
14 |
метастабильное состояние, то вероятно оно |
|
Простой синхронизатор и временная диаграмма его
функционирования.
Триггер F1 фиксирует значение входного сигнала D по переднему фронту тактового сигнала CLK. Если D изменяется в апертурное время, его выход D2 на некоторое
время может стать метастабильным. Если период тактового сигнала достаточно велик, то с
высокой вероятностью до 15 конца периода D2 придет
Вероятность сбоя синхронизатора
Если D изменяется N раз за секунду, то вероятность ошибки за секунду составит
A среднее время наработки на отказ (mean time between failures, MTBF) составит
MTBF растет экспоненциально с ростом времени ожидания синхронизатора, . Для большинства систем синхронизатор, который ожидает один период тактового сигнала, обеспечивает достаточную величину MTBF. В высокоскоростных16 системах может понадобиться ожидание на
етные устройства- триггеры етное (последовательное) цифровое устройство:
дное состояние устройства зависит от текущего состоян дущих входных воздействий.
бильная защелка:
17
етные устройства- триггеры етное (последовательное) цифровое устройство:
дное состояние устройства зависит от текущего состоян дущих входных воздействий.
иггер:
18
й 1: Q=0
од поступает сигнал Q = 1. I2 инвертирует сигнал и под д I1 сигнал Q¯ = 1. Соответственно, на выходе I1 – еский 0. В рассмотренном случае схема находится ильном состоянии.
й II: Q=1
од I2 поступает 1 (Q). I2 инвертирует сигнал ает на вход I1 «0».
етственно, на выходе I1 – логическая 1.
мслучае схема также находится в стабильном
кинверторы, включенные перекрестно, имеют два льных состояния Q = 0 и Q = 1, то говорят,
ема бистабильна.
ка одновременно подать на входы одинаковые сигналы
дет к разрушению устройства. |
19 |
|
риггер
ай I: R=1, S=0
ходе N1 как минимум одна единица –
R, следовательно, выход Q=0. Оба входа в состоянии логического нуля (Q=0 и S=0), ому выход =1.
ай II: R=0, S=1
ход N1 поступает 0 и Q¯ . Так как мы еще не знаем ения Q¯ , мы не можем определить значение Q. ход N2 поступает как минимум одна единица S, ому на выходе Q¯ нуль. Теперь можно вернуться ределению состояния выхода элемента N1.
наем, что на обоих его входах 0, следовательно, Q=1.
20