Архитектура ЭВМ

2) Регистр с параллельной записью и параллельным считыванием. Такой регистр может быть реализован на RS- и D-триггерах; схема регистра изображена на рис. 6.

Рис. 6. Схема регистра с параллельной записью и параллельным считыванием

3) Регистр-счетчик. На каждом такте при подаче на вход регистра-счетчика (или суммирующего счетчика) 1 величина хранимого в нем числа увеличивается на 1. Схема регистра изображена на рис. 7.

Т-вход

C C C C

Рис. 7. Схема регистра-счетчика

Функционирует регистр-счетчик следующим образом. На Т-вход младшего разряда регистра в каждый такт поступает сигнал 0 или 1. Сигналы 1 пересчитываются с использованием Т-триггеров, которые с приходом 1 меняют значение (внутреннее состояние) на противоположное. Схемы И управляют переносами из разряда в разряд. Заметим, что каждый Т-триггер соединяется со схемой И выходом со старым значением своего внутреннего состояния.

4) Инвертируемый регистр. Если разряды регистра реализованы с использованием Т-триггеров, то, направляя параллельно на все Т-входы разрядов единичный сигнал, можно значения разрядов инвертировать.

Схемы регистров, используемых в современных ЭВМ, часто многофункциональны. Так, например, для выполнения операций часто значения операндов предварительно должны быть преобразованы в требуемую форму. Для операция вычитания требуется, чтобы один из операндов был инвертирован. Для реализации арифметических действий над числами с плавающей запятой необходимо выравнивание порядков, то есть выполнение операции сдвига на определенное количество разрядов, для чего необходимо иметь счетчик сдвигов, и так далее. Вид функции, которую должна выполнять схема такого многофункционального регистра, выбирается на основе комбинации значений сигналов управления. Эти сигналы вырабатываются устройством управления в процессе расшифровки команд программы.

3.2. Комбинационные схемы, понятие об интегральной схеме

Кроме регистров в состав ЭВМ входят схемы для выполнения множества разнообразных функций. Так например, в состав арифметико-логического устройства, входящего в состав центрального процессора, должны быть включены схемы реализации операций сложения, вычитания двоичных чисел, в состав устройства управления - схемы

21

дешифровки кода операции, заданной в команде, и т.д. Все эти схемы относятся к, так называемым, комбинационным схемам. В отличие от схем с памятью, значения переменных на выходе комбинационной логической схемы однозначно зависят только от значения входных переменных. Далее обсуждается несколько комбинационных схем, занимающих важное место в функционировании ЭВМ.

Полусумматор. На рис. 8. представлена схема сложения одноразрядных двоичных чисел, которую в своей работе может использовать арифметико-логическое устройство. Обозначения:

X и Y - входные переменные схемы,

S - выходная переменная соответствующая сумме,

С - выходная переменная, определяющая возможный перенос (переполнение).

Рис. 8. Схема сложения одноразрядных двоичных чисел в полусумматоре

Полный одноразрядный сумматор. Полусумматор, дополненный третьим входом - значением разряда переноса из соседнего младшего разряда (рис. 9.).

22

X Y

И ИЛИ

НЕ

И

Рис. 9. Схема полного одноразрядного сумматора

Сумматор. Многоразрядный сумматор получается последовательным соединением одноразрядных сумматоров (рис. 10.).

Рис. 10. Схема многоразрядного сумматора

Появление 1 на линии переполнения указывает на возникновение переноса из старшего разряда при сложении двух целых чисел (ситуация переполнения). При соединении линии переполнения с линией циклического переноса сумматор может складывать числа, представленные в обратном коде. При сложении чисел в прямом коде по линии циклического переноса в полный сумматор младшего разряда должен быть подан 0.

Шифратор. Это устройство преобразует управляющий сигнал в двоичный код (рис.

11.).

23

X0 X1 X2 X3 X4 X5 X6 X7 X8 X9

ИЛИ1 23

ИЛИ2 22

ИЛИ3 21

ИЛИ4 20

Рис. 11. Структура двоичного шифратора

Логическая 1 на любой из вертикальных шин преобразуется в параллельный двоичный код. Например, 1 на линии Х9 преобразуется в двоичный код

1001= (ИЛИ1+ИЛИ4)=23+20=9.

Дешифратор. Комбинационная схема, имеющая n-входов и 2n выходов. Реализует функцию, обратную шифрованию. При любой комбинации входных сигналов Х сигнал 1 наблюдается только на одном из выходов Y, причем комбинация значений входных сигналов рассматривается как двоичное число, определяющее номер выходного сигнала Y, который требуется установить в 1. Значения остальных выходных сигналов должны быть установлены в 0. На рис.12. изображена схема простейшего трехразрядного двоичного дешифратора.

На схеме вход Х0 соответствует 20, вход X1 - 21 и Х2 - 22. Эта схема может рассматриваться как преобразователь двоичного натурального кода в код "1 из n". Дешифраторы широко используются в схемах управления памятью. На вход дешифратора подается адрес (целое двоичное число), определяющий номер ячейки памяти, к которой требуется обращение. Это число и представляет набор значений входных переменных дешифратора. В результате на выходе дешифратора возбуждается только одна выходная линия, по которой в свою очередь инициируется работа схем управления запрошенной ячейки.

(а) Таблица состояний

24

(б) Структура и принцип подключения к регистру Рис. 12. Структура простейшего дешифратора

Мультиплексор. Устройство сведения информации в одну шину. Имеет 2n сигнальных входов X и n селектирующих (управляющих) входов S и только один выход Y. Единственный выход мультиплексора принимает значение той входной сигнальной переменной, номер которой указан набором селектирующих сигналов. Таким образом, если набор, поступающий по селективным линиям, представляет двоичное число k, то на единственном выходе появится значение входной переменной Y=Хk.

Демультиплексор. Устройство, производящее разделение информации по адресам назначения. Схема имеет один вход X, n селектирующих входов S и 2n выходов Y. Действие демультиплексора прямо противоположно действию мультиплексора. Сигнал X направляется на тот выход, номер которого указан в селектирующем наборе переменных.

Реализовать как мультиплексор, так и демультиплексор можно, используя дешифратор. На рис. 13. поясняется принцип действия схем. Предполагается, что исходные состояния счетчиков одинаковы, импульсы управления строго синхронны.

Синхронно на выходе обоих счетчиков последовательно под влиянием входных импульсов формируются целые двухзначные двоичные числа, соответствующие десятичным числам 0, 1, 2, 3. Под воздействием комбинаций селективных сигналов S0 и S1 на выход мультиплексора последовательно будут поданы значения входных переменных Х0, X1, Х2 и ХЗ. Очевидно, что на выходе дешифратора через четыре такта будет построен код, совпадающий с входным кодом мультиплексора.

Интегральная схема (микросхема). Комбинационная или последовательная схема, реализованная на одном срезе кристалла кремния на основе сложного и высокоточного технологического процесса. Этот процесс включает в себя создание логически активных элементов путем внедрения в соответствующие точки кремниевой пластинки окислов редкоземельных элементов и напыления металлических площадок. Таким путем в едином технологическом процессе удается создать на поверхности кристалла диоды, транзисторы и проводники, связывающие отдельные вентили в единое целое.

25