___МЕТОДИЧКИ_2013 / Пособие по ОСМПС (pdf) / 17_Контрольная работа

КОНТРОЛЬНАЯ РАБОТА

Контрольная работа состоит из шести заданий. Необходимо выполнить задачи в соответствии со своим вариантом. После заданий приведены методические указания по их выполнению и рассмотрены решения типовых задач.

Студенты со сроком обучения 5 лет выполняют все задания. Студенты, обучающиеся 3,5 года, выполняют задания 1, 2, 3, 6.

Учтите, что контрольные работы должны оформляться в соответствии с требованиями Единой системы конструкторской документации. Особое внимание обратите на правильное оформление графической части. В приложении 3 приведены условные графические обозначения электрорадиоэлементов в схемах. Этот материал вам пригодится также при выполнении курсовых и дипломного проектов.

Задание 1

Дизассемблировать машинный код, полученный с шины данных МПС на базе восьмиразрядного микропроцессора КР580ВМ80 с помощью логического анализатора, и создать листинг программы на заданном участке. Адресное пространство для своего варианта необходимо выбрать в соответствии с таблицей 1 по двум последним цифрам номера зачетной книжки. Машинные коды команд микропроцессора КР580ВМ80 и соответствующие им мнемоники ассемблера можно найти в приложении 1.

Начальные адреса и распечатки кодов программы в шестнадцатеричной форме приведены ниже.

Начальный адрес следующего участка программы – 1000H.

CD 90 00 C8 C5 50 59 EB CD 90 00 EB C2 14 10 CD B8 00 C1 C9 1A E6 80 07 17 47 7E E6 80 07 17 4F E5 C5 7E E6 7F 47 1A E6 7F 90 CA 47 10 D2 35 10 2F 3C CD D6 00 FE 10 FA 3F 10 AF C1 E1 C1 C9 D5 CD B0 10 E1 C3 4F 10 D5 23 46 23 4E 16 00 E1 23 23 7E 81 4F 2B 7E 88 47 2B E3 7D 8C E6 03 E1 F5 1F 1F 7E 17 0F 77 F1 E2 80 10 FE 03 C2 76 10 F5 78 B1 CA 7F 10 F1 CD D0 10 D2 8A 10 C3 9A 10 F1 1F CD F1 10 D2 8A 10 C3 9A 10 AF 82 F2 9A 10 79 C6 01 4F 78 CE 00 47 DC F1 10 23 70 23 71 E1 C1 C9

Начальный адрес следующего участка программы – 1110H.

CD 98 00 C8 C5 50 59 EB CD 98 00 EB C2 24 11 CD C7 00 C1 C9 E5 1A 96 CA 44 11 D2 32 11 2F 3C CD F2 00 FE 17 FA 3B 11 AF E1 C1 C9 D5 23 CD B0 11 E1 C3 4E 11 D5 23 46 23 4E 23 56 1E 00 E1 23 23 23 7E 82 57 2B 7E 89 4F 2B 7E 88 F5 D5 5F 78 43 AE FA 81 11 7E A8 FA 76 11 7E A0 F2 81 11 78 E6 7F B1 B2 C2 81 11 D1 F1 CD 00 12 D2 8C 11 C3 A0 11 D1 F1 CD D0 11 D2 8C 11 C3 A0 11 AF 83 F2 A0 11 7A C6 01 57 79 CE 00 4F 78 CE 00 47 DC 00 12 70 23 71 23 72 E1 C1 C9

Начальный адрес следующего участка программы – 1310H.

E5 D5 EB CD 90 00 EB C2 23 13 21 BA 13 CD A3 00 D1 E1 C9 AF 81 CA 1A 13 E5 06 00 09 2B AF B6 C2 3B 13 2B 0D C2 2E 13 E1 C3 1A 13 E1 C5 EB 7E E6 80 23 46 23 4E EB 50 59 FC 58 00 C1 E5 21 BA 13 36 08 23 AF 77 67 6F E3 46 E3 AF 78 1F 47 D2 65 13 19 DA 6E 13 79 3D C2 6E 13 80 CA 90 13 CD 78 00 3A BA 13 3D 32 BA 13 C2 5A 13 E5 21 BA 13 36 08 23 7E C6 08 77 E1 0D CA 90 13 E3 23 C3 58 13 E5 21 BA 13 3E 08 96 23 86 2B 77 C1 D1 D1 1A D5 5F E6 80 57 FC 50 00 7B E6 7F 86 F5 B2 77 23 70 23 71 F1 D1 E1 D8 37 F8 AF C9

Методические указания к заданию 1

Задание предполагает «ручное» дизассемблирование программного кода микропроцессора КР580ВМ80. В качестве примера рассмотрим дизассемблирование программы перемещения массива чисел из области памяти, ограниченной адресами ADR1 и ADR2, в область памяти начиная с адреса ADR3. Перед вызовом подпрограммы адрес ADR1 был занесен в регистровую пару НL, ADR2 - в DE, ADR3 - в ВC (табл. 2).

Необходимо придерживаться следующего порядка выполнения задания. Постройте таблицу листинга по примеру табл. 2.

Впишите в первую строку колонки «Адрес» начальный адрес адресного пространства вашего варианта. Найдите и пометьте для себя первый байт кода программы в соответствии с вариантом, перебрав в шестнадцатеричной системе счисления «лишние» адреса. Впишите первый байт кода в колонку «Машинный код» рядом с начальным адресом. Этот байт, как и первый байт любой команды, является кодом операции.

Найдите в табл. 3 приложения 1 мнемонику соответствующей команды и впишите ее в колонку «Мнемоника». В соответствии с табл. 1 приложения 1, условными значками «N, &, *, #» и здравым смыслом определите формат данной команды – одно-, двухили трехбайтный. Если команда двухили трехбайтная, то впишите дополнительные байты в колонку «Машинный код».

Впишите в колонку «Операнды» формальные (имена регистров, обозначение ячейки памяти M) или конкретные числовые (адреса переходов, ячеек памяти, константы, номера портов) операнды. Учтите, что в двухбайтовых операндах младший и старший байт в машинном коде переставляются, чтобы в ячейке с меньшим адресом оказался младший байт двухбайтового операнда. Поэтому при записи таких операндов необходимо сделать обратную перестановку (см. пример в табл. 2).

Впишите в колонку «Комментарий» формальный комментарий к текущей команде, который можно найти в табл. 1 приложения 1.

Далее переходите к распознаванию следующей команды. Сначала запишите начальный шестнадцатеричный адрес новой команды в колонку «Адрес» следующей строки листинга. Учтите, что каждый байт предыдущей команды занимает одну ячейку. Поэтому отсчитайте занятые адреса ячеек и вписывайте адрес еще не занятой ячейки. Далее очередной байт кода впишите в колонку «Машинный код» и повторите перечисленные действия.

Закончив перебор «своего» адресного пространства, обратите внимание на адреса безусловного и условных переходов, безусловного и условных вызовов подпрограмм. Если эти адреса попадают в текущее адресное пространство, то по соответствующим адресам в колонке «Метка» впишите условные имена переходов, например, METKA1, METKA2 и т.д.

Задание 2

Представить информацию, полученную из восьми первых адресов своего варианта, в виде временных диаграмм на экране логического анализатора состояний.

Методические указания к заданию 2

Пусть первый адрес просматриваемой программы – 13A0H, а в ячейках находятся коды: CD 90 00 C8 C5 50 59 EB.

Требуется представить информацию с восьми адресов в виде временных диаграмм на экране логического анализатора состояний.

Решение

Переведем шестнадцатеричные коды в двоичные:

Построим восемь параллельных прямых, присвоим каждой прямой имя одного из разрядов D0 – D7 (рис.1). Отметим вертикальные отрезки, соответствующие тактам. Пронумеруем такты. Проставим значения сигналов на линиях в каждом такте.

Рис. 1. Временные диаграммы на экране логического анализатора

Задание 3

Пользуясь таблицей кодов КОИ-7 (см. табл. 3) записать свою фамилию, имя и номер зачетной книжки, разделенные пробелом, в виде последовательности шестнадцатеричных и двоичных кодов. Дополнить полученную последовательность кодов восьмым контрольным разрядом для контроля на четность и записать новые последовательности кодов повышенной надежности.

Таблица 3

Код обмена информацией КОИ-7

Методические указания к заданию 3

Рассмотрим двоичный семиразрядный стандартный код обмена информацией КОИ-7. Печатные символы кодируются семью двоичными разрядами, которые в табл. 3 представлены в шестнадцатеричном виде.

Сочетаниями букв задаются значения служебных кодовых комбинаций, например: 3В (звонок) - выдача звукового сигнала, ПС (перевод строки) - переход на следующую строку, ВК - возврат курсора или каретки печатающего устройства и т.д.

При передаче из-за наличия помех коды могут искажаться. Помехоустойчивым кодированием называется такое, при котором ошибку можно обнаружить или исправить или сделать то и другое вместе. Коды, построенные в соответствии с принципами помехоустойчивого кодирования, называются помехоустойчивыми. Наибольшее распространение получили методы информационной избыточности.

Код с проверкой четности образуется добавлением к группе информационных разрядов, представлявших простой (неизбыточный) код, одного избыточного (контрольного) разряда. При формировании кода слова в контрольный разряд записывается 0 или 1 таким образом, чтобы сумма единиц в слове, включая избыточный разряд, была четной в случае контроля на четность (или нечетной в случае контроля на нечетность).

Если при передаче информации приемное устройство обнаруживает, что в принятом слове сумма единиц не соответствует четности, то это воспринимается как признак ошибки. Например, при передаче буквы F (см. табл. 3, код 46H = 1000110B) к её двоичному коду будет добавлен контрольный разряд, равный 1, чтобы число всех единиц было четным, и будет передано 11000110, где старший восьмой разряд - контрольный.

Код с проверкой четности обнаруживает все одиночные ошибки (а также любое нечетное количество ошибок), однако две ошибки (и любое четное количество ошибок) этот код не обнаруживает. Код с проверкой четности имеет небольшую избыточность и не требует больших затрат оборудования на реализацию контроля, поэтому широко применяется МПУ.

Например, при передаче сообщения "МИКРО-ЭВМ MCS-51" по каналам связи каждая буква в КОИ-7 согласно табл. 3 даст семь двоичных разрядов, которые записываются в третью колонку табл. 4. Если при передаче выполняется проверка на отсутствие "сбоев" путем контроля четности, то в восьмой разряд добавляется 0 или 1 так, чтобы количество единиц при передаче каждой буквы было четным (четвертая колонка табл. 4).

Задание 4

Десятичное число, состоящее из четырех последних цифр номера зачетной книжки перевести в двоичную, восьмеричную и шестнадцатеричную системы счисления.

Методические указания к заданию 4

В общем случае перевод целого числа из одной системы счисления в другую выполняется по следующему принципу: для перевода целого числа из Р - системы счисления в К - систему, нужно последовательно делить это число и получаемые частные на основание К новой системы, представленное в старой Р - системе, до тех пор, пока частное не станет меньше К. Старшей цифрой в записи числа в К - системе служит последнее частное, а следующие за ней цифры дают остатки, выписываемые в последова-

тельности, обратной их получению. Например, при переводе числа (75)10 в двоичную систему получим:

Для обратного перевода из двоичной, восьмеричной, шестнадцатеричной систем счисления в десятичную можно воспользоваться этим же правилом или представлением числа в виде полинома.

Для перехода от двоичной системы счисления к восьмеричной (или шестнадцатеричной) поступают следующим образом: двигаясь влево, разбивают разряды двоичного числа на группы по три (четыре) разряда. Затем каждую группу из трех (четырех) двоичных разрядов заменяют соответствующей восьмеричной (шестнадцатеричной) цифрой. Например, число 11111110010100011 при переводе в восьмеричную систему счисления будет иметь вид:

( 11111110010100011 )2 =011 111 110 010 100 011

3 7 6 2 4 3 = ( 376243 )8

Это же число в шестнадцатеричной системе счисления имеет вид:

Для перевода восьмеричного числа в двоичную систему счисления достаточно заменить каждую цифру восьмеричного числа её представлением в двоичной системе счисления (трехразрядным двоичным числом). Например:

( 305217 )8 = 3 0 5 2 1 7 011 000 101 010 001 111 = ( 011000101010001111 )2

Таким же образом для перехода от шестнадцатеричной системы счисления к двоичной каждая цифра шестнадцатеричного числа заменяется ее представлением в двоичной системе счисления (четырехразрядным двоичным числом), например:

(7 B2 A5 )16 = 7 B 2 A 5

0111 1011 0010 1010 0101 =( 01111011001010100101 )2

Задание 5

Вычислить для трех случаев физический адрес на 20-ти младших линиях шины адреса МПС на базе микропроцессора Ix86 в реальном режиме, если логический адрес в формате «сегмент: смещение» представлен в табл. 5. Номер варианта выбрать по последней цифре номера зачетной книжки.

Методические указания к заданию 5

В реальном режиме микропроцессоров Ix86 используется сегментная адресация. Суть ее заключается в следующем. Физический 20-разрядный адрес любой ячейки памяти вычисляется процессором путем сложения 20-разрядного начального адреса сегмента памяти, в котором располагается эта ячейка, с 16-разрядным смещением к ней (в байтах) от начала сегмента (рис.2).

Физический 20-разрядный 20 бит Адрес адресуемой ячейки

Рис. 2. Образование физического адреса из сегментного адреса и смещения

Начальный адрес сегмента без четырех младших бит, т. е. деленный на 16, хранится в одном из сегментных регистров. Эта величина называется сегментным адресом. Каждый раз при загрузке в сегментный регистр сегментного адреса процессор автоматически умножает его на 10h = 16 и полученный таким образом базовый адрес сегмента сохраняет в одном из своих внутренних регистров. При необходимости обратиться к той или иной ячейке памяти процессор прибавляет к этому базовому адресу смещение ячейки, в результате чего образуется физический адрес ячейки в памяти. Умножение 16-разрядного сегментного адреса - 64 Кбайт на 16 увеличивает диапазон адресуемых ячеек до величины 1 Мбайт.

Задание 6

Одна из основных функций средств отладки – сбор информации о поведении тестируемой системы и представление собранной информации в виде, удобном для того, кто ведет отладку: схемотехника, программиста, системотехника.

Данное задание моделирует процесс ввода информации из одной контролируемой точки МПС в логический анализатор в режиме анализа временных диаграмм. Обратите внимание, как зависит полученная информация от выбора уровня компарации и периода синхросигнала.

1.Определить значения сигналов на выходе компаратора уровней логического анализатора. Форма сигнала на входе логического анализатора показана на рис. 3, а.

2.Определить данные, которые будут записаны в память логического анализато-

ра.

Период синхросигнала и уровень компарации выбрать в соответствии с номером зачетной книжки по табл. 6.

Таблица 6

Выбор условий компарации

Методические указания к заданию 6

Пусть требуется определить значение сигнала на выходе компаратора уровней логического анализатора и данные, которые будут записаны в память логического анализатора, если период синхросигнала 0,1 мкс, а уровень компарации 3,5 В.

Решение

На рис. 5 проведем горизонтальную линию, соответствующую уровню 3,5 В. Определим точки пересечения этой линии с заданной кривой. Значения входного сигнала 3,5 В и выше на выходе дают значение сигнала, равное логической «1», значения входного сигнала ниже 3,5 В установят значение выходного сигнала, соответствующее логическому «0». На рис. 5, б приведен сигнал на выходе компаратора уровней.

Определим данные, которые будут записаны в память логического анализатора. Для этого пронумеруем синхросигналы, определим значение заданного сигнала в каждом такте и заполним табл. 7.

Таблица 7

Данные в памяти анализатора временных диаграмм

ЭКЗАМЕНАЦИОННЫЕ ВОПРОСЫ

1.Классификация микропроцессорных средств. Основные виды архитектуры построения МПС.

2.Технология (этапы) разработки микропроцессорной системы. Место и роль от-

ладки.

3.Тестирование печатной платы, простейшие контрольно-испытательные прибо-

ры.

4.Простейшие виды контроля МПС (генератор тактовых импульсов, начальная установка, тестирование с входными воздействиями, свободный прогон микропроцессора, источники питания, влияние температуры, помехи, неисправности интерфейса).

5.Принципы самоконтроля (тестирование ОЗУ, тестирование ПЗУ и устройств ввода-вывода).

6.Этапы разработки программного обеспечения для микроконтроллеров. Транслятор с языка Ассемблер.

7.Отладка программного обеспечения с помощью симулятора.

8.Отладка с помощью ПЗУ-мониторов.

9.Отладка с помощью эмуляторов ПЗУ.

10.Логический анализ, анализаторы временных диаграмм и состояний. Основные функции логических анализаторов (начало и прекращение приема, синхросигнал и квалификатор синхросигнала, запуск и квалификатор запуска).

11.Применение логических анализаторов. Логические анализаторы на базе ПК.

12.Назначение и структура и основные параметры генераторов слов.

13.Принципы сигнатурного анализа, требования к тестируемым устройствам.

14.Устройство сигнатурный анализатора, сигнатурное окно, сигнатуры «земли» и напряжения питания, свободный прогон микропроцессора как средство задания стимулирующих воздействий.

15.Интегрированные среды разработки.

16.Принцип работы внутрисхемных эмуляторов. Классификация внутрисхемных эмуляторов и их функциональные возможности.

17.Современные внутрисхемные эмуляторы и их возможности.

18.N-проводные отладчики. Интерфейс EJTAG.

19.Платы развития и контроллеры конструкторы.

20.Диагностические программы ПК. Использование POST Card для диагностики

ПК.

21.Проверка оборудования и рекомендации по поиску неисправностей в ПК.

22.Программные отладчики для ПК и их использование.

23.Типичные ошибки и коррекция программ для ПК.

24.Комплекс средств статической отладки устройств сопряжения для ПК.

25.Отладка в динамическом режиме устройств сопряжения для ПК.