Fizich_elektronika_lab_prakt_2015_3

Кроме указанных выше логических элементов, на практике широко используются элементы И-НЕ, ИЛИ-НЕ, Исключающее ИЛИ.

Логичеcкий элемeнт И-НЕ (рис. 4) выполняет операцию логического умнoжения над входными переменными, а затем инвертирует полученный результат и выдаёт его на выход.

Таблица 4

Логический элемент ИЛИ-НЕ (рис. 5) выполняет операцию логического сложения над входными переменными, а затем инвертирует полученный результат и выдаёт его на выход.

Таблица 5

Логический элемент Исключающее ИЛИ представлен на рис. 6.

Логическая функция Исключающее ИЛИ (функция «неравнозначность» или

41

Любой из выше перечисленных элементов можно заменить устройством, собранным только из базовых двухвходовых элементов ИЛИ-

НЕ или И-НЕ. Например: операция НЕ (рис. 7, а) Y X при X1 = X2 = X; операция И (рис. 7, б) Y Y1 X1 X2 X1 X2 .

Рис. 7 Интегральные логические элементы выпускаются в стандартных

корпусах с 14 или 16 выводами. Один вывод используется для подключения источника питания, еще один является общим для источников сигналов и питания. Оставшиеся 12 (14) выводов используют как входы и выходы логических элементов. В одном корпусе может находится несколько самостоятельных логических элементов. На рисунке 8 показаны условные графические обозначения и цоколевка (нумерация выводов) некоторых микросхем.

Базовый элемент транзисторно-транзисторной логики (ТТЛ). На рисунке 9 показана схема логического элемента И-НЕ ТТЛ с простым однотранзисторным ключом.

42

Рис. 9

Простейший логический элемент ТTЛ строится на базе многоэмиттерного транзистор VT1. Пpинцип дейcтвия такого транзистора тот же, что и у обычного биполяpного транзистора. Oтличие заключается в том, что инжекция носителей заряда в базу осуществляется через несколько самостoятельных эмиттерных р-n-переходов. При поступлении на входы логической единицы U1вх, запираются все эмиттерные переxоды VT1. Ток, текущий через резистор Rб, замкнется через открытые р-n-переходы: коллектoрный VT1 и эмиттерный VT2. Этoт ток откpоет транзиcтор VT2, и напряжение на его выходе станет близким к нулю, т. е. Y=U0вых. Если хотя бы на один вход (или на все входы) VT1 будет подан сигнал логического нуля U0вх, то ток, текyщий по Rб, замкнeтся через откpытый эмиттерный переход VT1. Пpи этoм входной ток VT2 будет близoк к нулю, и выходной транзистоp окажется запеpтым, т. е. Y=U1вых. Таким образом, рассмотренная схема осуществляет логическую операцию И-НЕ.

Контрольные вопросы.

1.Что называется логическим элементом?

2.Чем различаются положительная и отрицательная логики?

3.Что называется таблицей истинности?

4.Каким символом обозначают логическое умножение?

5.Как на схемах изображают логический элемент И?

6.При каких входных переменных на выходе логического элемента И формируется логическая 1?

7.Каким символом обозначают логическое сложение?

8.Как на схемах изображают логический элемент ИЛИ?

9.При каких входных переменных на выходе логического элемента ИЛИ формируется логическая 1?

10.Как на схемах изображают логический элемент НЕ?

11.Как на схемах изображают логический элемент И-НЕ?

12.При каких входных переменных на выходе логического элемента И-НЕ формируется логическая 1?

43

13.Как на схемах изображают логический элемент ИЛИ-НЕ?

14.При каких входных переменных на выходе логического элемента ИЛИНЕ формируется логическая 1?

15.Как на схемах изображают логический элемент Исключающее ИЛИ?

16.При каких входных переменных на выходе логического элемента Исключающее ИЛИ формируется логическая 1?

17.Как из элемента ИЛИ-НЕ получить элемент НЕ?

18.Как из элемента И-НЕ получить элемент НЕ?

19.Опишите принцип действия базового элемента ТТЛ.

44

Лабораторная работа №5. Изучение основных логических элементов

Цель работы. Изучение основных логических элементов и простейших комбинационных устройств.

Задание.

1.Последовательно используя технологические карты, исследовать работу изучаемых устройств. Полученные резyльтаты исследований занести в таблицы истинности для каждого устройства.

2.Перерисовать схемы с технологических карт в тетрадь. Определить тип каждого элемента и поставить соответствующее обозначение, а также знак инверсии там, где это нужно.

3.Используя полученные таблицы истинности и схемы, для каждого устройства определить реализуемую ими логическую функцию и записать ее через операции И, ИЛИ и НЕ.

4.Сделать выводы.

Указания по выполнению лабораторной работы.

Работа проводится на универсальном стенде с платой П1 и технолoгическими картами I-1 – I-9. На этих картах изображены принципиaльные схемы иcследуемых устpойств из соeдинeнных логических элементов, выполняющих какие-то логичеcкие фyнкции.

Для исследования логичeских элемeнтов и комбинационных устрoйств, pасположенных на плате П1 необходимо при помощи тумблеров SA1 – SA5 задавать входные логические сигналы (0 или 1). Уровень входного cигнала определяется по полoжению подвижного контaкта. Верхнее положение подвижного контакта соответствует логической 1, нижнее – логическому 0. Уровень выходного сигнала определяется при помощи индикаторов НL1 – НL2. Если индикатор светится – на выходе логическая1, если не светится – логический 0.

Тип элементов содержащихся в микросхемах на плате П1 определяется при работе с картами I-1, I-3 и I-5. При работе с картами I-2, I-4, I-6 - I-9 нужно учитывать, что в одной микросхеме содержится четыре одинаковых элемента (рис. 8). Например, в микросхеме D1 содержатся одинаковые элементы, имеющие обозначения: D1.1, D1.2, D1.3 и D1.4 (см. технологические кары).

45

46

47

всего 16 строк

48

6. Триггеры

Триггер - это устройство последовательностного типа имеющее два устойчивых состояния равновесия. Из одного устойчивого состояния в другое триггер переключается под действием входных сигналов. При этом напряжение на его выходах изменяется скачкообразно. Эта особенность позволяет использовать триггеры для записи и хранения 1 бита информации (логического 0 или логической 1).

По способу записи информации триггеры делятся на асинхронные и синхронные. В асинхронные триггеры информация записываться в любой момент времени под действием информационных сигналов, действующих на его входах. В синхронные (тактируемые) триггеры информация с информационных входов записывается только в момент действия, так называемого синхронизирующего сигнала. Записанная информация

появляется на выходах: прямом Q и инверсном Q . Состояние триггера определяется по прямому выходу Q.

В цифровых устройствах наибольшее распространение получили RSтриггер, синхронный D-триггер и счетный Т-триггер.

Асинхронный RS-триггер. RS-триггер имеет два входа: S (от англ. Set

– установка) и R (от англ. Reset – сброс). RS-триггеры бывают с прямыми и инверсными входами. RS-триггер с прямыми входами построен на двух логических элементах ИЛИ-НЕ. Его структурная схема и условное графическое обозначение представлены на рисунке 1,а. Для получения такого триггера нужно выход каждого из элементов подключить к одному из входов другого элемента. RS-триггер с инверсными входами построен на двух логических элементах И-НЕ, структура аналогична (рис. 1,б).

Рис. 1

Уровень входного сигнала, однозначно определяющий логический уровень выходного сигнала триггера называется активным уровнем. Для RSтриггера с прямыми входами активным является высокий уровень, а для RSтриггера с инверсными входами – низкий уровень. Уровни сигналов, подача

49

которых на один из входов не приводит к изменению логического уровня на выходе элемента, называют пассивным.

Из рисунка 1,а для триггера с прямыми входами следует:

Q R Q , Q S Q .

При S=1 и R=0 происходит установка триггера в устойчивое состояние с Q=1

и Q =0 (режим записи логической 1). При S = 0 и R = 1 происходит установка

триггера в устойчивое состояние с Q=0 и Q =1 (режим записи логического 0). При S=R=0 триггер сохраняет предыдущее состояние (режим хранения логической 1 или логического 0). При S=R=1 логические уровни на выходах

триггера одинаковы Q= Q =0. Такое состояние является неопределенным, так как после окончания действия входных сигналов триггер может равновероятно принять любое из устойчивых состояний. И поэтому такая комбинация входных сигналов является запрещенной и в работе триггера не используется. В исходный момент времени состояние триггера – величина случайная.

Из рисунка 1,б для триггера с инверсными входами следует:

Q S Q , Q R Q .

При S =0, R =1 происходит установка триггера в устойчивое состояние с Q=1

и Q =0 (режим записи логической 1). При S =1, R =0 происходит установка

триггера в устойчивое состояние с Q=0 и Q =1 (режим записи логического 0).

При S = R =1 триггер сохраняет предыдущее состояние(режим хранения

логической 1 или логического 0). Комбинация входных сигналов S = R =0 является запрещенной.

Основными недостатками RS-триггера являются:

входная информация подается по двум отдельным входам (R, S); существует запрещенная комбинация входных сигналов; обладает низкой помехоустойчивостью.

Синхронный RS-триггер строится из четырех логических элементов И-НЕ (рис. 2, а). Переключение триггера из одного устойчивого состояния в другое под действием сигналов на входах S и R происходит только при наличии сигнала высокого уровня на входе С (С=1).

50