- •Федеральное
- •Содержание
- •Место БЦВУиМ в структуре бортового комплекса
- •Особенности работы БЦВУиМ
- •Машинные коды
- •Комбинационные схемы и цифровые автоматы
- •Содержание: Алгебра Буля
- •9. Распределительный закон
- •Схема «И»
- •Схема «ИЛИ»
- •Схема «И-НЕ»
- •Схема «ИЛИ-НЕ»
- •Схема «Исключающее ИЛИ»
- •Содержание: Цифровая Логика
- •Транзисторно-Транзисторная Логика
- •Транзисторно-Транзисторная Логика
- •ТТЛ схема «И-НЕ»
- •ДТЛ схема «И-НЕ»
- •ЭСЛ – Эмиттерно-Связанная Логика
- •МОП схема «И-НЕ»
- •Триггер
- •RS-триггер (асинхронный)
- •RS-триггер (синхронный)
- •JK-триггер
- •D-триггер
- •T-триггер
- •Регистр
- •Регистр с последовательным входом
- •Диаграмма работы регистра
- •Регистр с параллельным входом
- •Буферные схемы
- •Схемы с открытым коллектором
- •Схемы с тремя состояниями
- •Счётчик
- •Режимы работы ИЕ2
- •Сумматор
- •Микросхема ИМ1
- •Микросхема ИМ3
- •Дешифратор
- •Дешифратор 5в31 на основе 3в7
- •Серии микросхем дешифраторов
- •Шифратор
- •Мультиплексор
- •Содержание: Память
- •Память
- •Постоянное запоминающее устройство
- •Полупроводниковые ПЗУ
- •Блок схема ПЗУ
- •Принцип адресации: Линейная выборка
- •Принцип адресации: Совпадение токов
- •Оперативное запоминающее устройство
- •Статическое ОЗУ
- •Динамическое ОЗУ
- •Динамическая ячейка памяти
- •Содержание: АЦП и ЦАП
- •АЦ и ЦА преобразования
- •Аналого-цифровой преобразователь
- •Аналого-цифровое преобразование
- •Теорема Котельникова
- •Цифро-аналоговый преобразователь
- •Структура ЦАП
- •Содержание: МП – В общих чертах
- •Структурная организация БЦВУ
- •Управление процессами
- •Работа программы с ОЗУ
- •Свойства БЦВУ
- •Классификация основных МП средств
- •Содержание: МП – Архитектура и Интерфейс
- •Микропроцессор КР580ВМ80А
- •ША Шина Адресов (16)
- •Обозначения на схеме
- •Обозначения на схеме
- •Обозначения на схеме
- •Обозначения на схеме
- •Регистры МПС
- •Команды
- •Команды
- •Интерфейс
- •Порты ввода/вывода
- •Типичная схема включения портов
- •Обмен информацией между МП и внешней средой
- •Обмен информацией между МП и внешней средой
- •Обмен информацией между МП и внешней средой
- •Обмен информацией между МП и внешней средой
- •Архитектура 16-разрядного МП
- •Обозначения на схеме
- •Обозначения на схеме
- •Назначение выводов МП
- •Выводы МП
- •Спасибо за внимание!
Сумматор
Сумматоры – комбинационные устройства функционального назначения, предназначенные для сложения двух двоичных чисел.
Сумматоры по модулю 2 (исключающее ИЛИ)
Полусумматоры (2 одноразрядных двоичных числа)
Полный сумматор (устройство, суммирующее 2 N-разрядных двоичных числа)
Микросхемы: |
ИМ1: полный 1-разрядный сумматор комбинационного типа. |
|
Реализует функцию суммирования 3-х входных переменных. |
|
ИМ3: полный 4-разрядный сумматор с последовательным |
|
переносом. |
Цифровая логика |
Конспект лекций по БЦВ |
41 |
|
УиМ, 2007 |
В начало темы |
Микросхема ИМ1
S1
A2
B2
P0 |
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
& |
1 |
|
|
|
& |
1 |
S2 |
|
|
|
|
||||
A1 |
|
1 |
& |
1 |
|
& |
1 |
& |
|
& |
|||||
|
|
||||||
& |
|
|
& |
1 |
& |
& |
P2 |
|
|
|
|||||
|
|
|
|
|
|
|
|
& |
|
|
& |
|
& |
& |
|
B1 |
|
|
|
|
|
|
|
A4 |
|
|
|
|
|
|
S3 |
B4 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
|
|
|
& |
1 |
|
|
|
& |
1 |
S4 |
|
|
|
|
||||
A3 |
|
1 |
& |
1 |
|
& |
1 |
& |
|
& |
|||||
|
|
||||||
& |
|
|
& |
1 |
& |
& |
P4 |
|
|
|
|||||
|
|
|
|
|
|
|
|
& |
|
|
& |
|
& |
& |
|
B3 |
|
|
|
|
|
|
|
Цифровая логика |
|
Конспект лекций по БЦВ |
|
В начало темы |
42 |
||
|
|
|
УиМ, 2007 |
|
|
Микросхема ИМ3
S1
A2
B2
P0 |
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
& |
1 |
|
|
|
& |
1 |
S2 |
|
|
|
|
||||
A1 |
|
1 |
& |
1 |
|
& |
1 |
& |
|
& |
|||||
|
|
||||||
& |
|
|
& |
1 |
& |
& |
P2 |
|
|
|
|||||
|
|
|
|
|
|
|
|
& |
|
|
& |
|
& |
& |
|
B1 |
|
|
|
|
|
|
|
A4 |
|
|
|
|
|
|
S3 |
B4 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
|
|
|
& |
1 |
|
|
|
& |
1 |
S4 |
|
|
|
|
||||
A3 |
|
1 |
& |
1 |
|
& |
1 |
& |
|
& |
|||||
|
|
||||||
& |
|
|
& |
1 |
& |
& |
P4 |
|
|
|
|||||
|
|
|
|
|
|
|
|
& |
|
|
& |
|
& |
& |
|
B3 |
|
|
|
|
|
|
|
Цифровая логика |
|
Конспект лекций по БЦВ |
|
В начало темы |
43 |
||
|
|
|
УиМ, 2007 |
|
|
Дешифратор
Дешифратор (decoder) – кодирующее устройство, преобразующее двоичный код в унарный (из всех m выходов дешифратора активный уровень имеется только на одном, а именно на том, номер которого равен поданному на вход двоичному числу).
Полный дешифратор |
|
|
Неполный шифратор |
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
a1 |
|
1 |
DC |
0 |
|
Y0 |
|
a1 |
|
1 |
DC |
0 |
|
|
Y0 |
|
|
|||||||
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
|
2 |
|
1 |
|
Y1 |
|||||
|
|
|
|
|
|
|
|
|
||||||||
|
|
1 |
|
|
|
|
|
|
||||||||
|
|
|
2 |
|
|
|
Y1 |
a2 |
|
|
2 |
|
Y2 |
|||
a |
|
|
|
2 |
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
||||||||||
2 |
|
|
|
|
|
Y2 |
|
|
|
4 |
|
3 |
|
Y3 |
||
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
4 |
|
3 |
|
|
Y3 |
a |
|
|
|
4 |
|
|||
a3 |
|
|
4 |
|
|
3 |
|
|
|
|
Y4 |
|||||
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
Y4 |
|
|
8 |
|
5 |
|
|||||
|
E |
|
5 |
|
|
a |
|
|
|
6 |
|
Y5 |
||||
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
Y5 |
|
|
|
|
||||||
enable |
|
|
6 |
|
|
|
|
|
|
|
Y6 |
|||||
|
|
|
|
4 |
|
|
|
7 |
|
|||||||
|
|
|
|
|
Y6 |
|
|
|
|
|
||||||
|
|
|
|
|
7 |
|
|
|
|
|
E |
|
8 |
|
Y7 |
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
Y7 |
enable |
|
|
|||||
|
|
|
|
|
|
|
|
|
|
9 |
|
Y8 |
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Y9 |
Цифровая логика |
Конспект лекций по БЦВ |
44 |
|
УиМ, 2007 |
В начало темы |
Дешифратор 5в31 на основе 3в7
(наращивание разрядности)
a4 |
|
1 |
DC 0 |
|
|
|
|
||
a5 |
|
2 |
1 |
|
|
|
|
2 |
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
E |
|
|
3 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
. |
|
|
|
|
|
|||||
|
|
|
|
. |
|
|
|
|
|
|
|
|
|
|
. |
|
|
|
|
|
|
|
|
. |
|
|
|
|
|
|
|
|
a |
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||
|
.. |
|
|
|
|
|
|
|
|
|
|
.. |
|
|
|
|
|
|
.. |
|
|
|
|
|
|
|
.. |
|
|
|
|
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
a21 |
||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
a3 |
|
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
DC |
|
0 |
|
|
0 |
|
|
|
|
DC |
0 |
8 |
|
|
|
DC |
0 |
16 |
DC |
0 |
24 |
|||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||
|
|
|
|
|
|
|
|
2 |
|
|
1 |
|
|
|
1 |
|
|
|
|
2 |
|
1 |
|
9 |
|
|
|
|
|
2 |
|
1 |
|
17 |
|
|
|
|
2 |
|
1 |
|
25 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
2 |
|
|
|
2 |
|
|
|
|
|
2 |
|
10 |
|
|
|
|
|
|
2 |
|
18 |
|
|
|
|
|
2 |
|
26 |
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||||
|
|
|
|
|
|
|
|
4 |
|
|
3 |
|
|
|
3 |
|
|
|
|
4 |
|
3 |
|
11 |
|
|
|
|
|
4 |
|
3 |
|
19 |
|
|
|
|
4 |
|
3 |
|
27 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
4 |
|
|
4 |
|
|
|
|
|
4 |
12 |
|
|
|
|
|
|
4 |
20 |
|
|
|
|
|
4 |
28 |
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
|
|
E |
|
|
5 |
|
|
|
5 |
|
|
|
|
E |
|
5 |
|
13 |
|
|
|
|
|
E |
|
5 |
|
21 |
|
|
|
|
E |
|
5 |
|
29 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
6 |
|
|
|
6 |
|
|
|
|
|
6 |
|
14 |
|
|
|
|
|
|
6 |
|
22 |
|
|
|
|
|
6 |
|
30 |
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
7 |
|
|
|
7 |
|
|
|
|
|
|
7 |
|
15 |
|
|
|
|
|
|
|
7 |
|
23 |
|
|
|
|
|
|
7 |
|
31 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Цифровая логика |
Конспект лекций по БЦВ |
45 |
|
УиМ, 2007 |
В начало темы |
Серии микросхем дешифраторов
Дешифраторы, выпускаемые в виде отдельных микросхемах, имеют буквенное обозначение ИД.
К561ИД1 – универсальный дешифратор, применяется для преобразования входного четырехразрядного двоично-десятичного кода в десятичный или четырехразрядного в октальный.
К564ИД5 – специальный дешифратор для подключения ЖК 7-сегментного индикатора.
Цифровая логика |
Конспект лекций по БЦВ |
46 |
|
УиМ, 2007 |
В начало темы |
Шифратор
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Шифратор |
(encoder) – устройство |
с |
X0 |
|
0 |
|
CD |
1 |
|
A1 |
||||||
|
|
|
||||||||||||||
функцией, обратной дешифратору. |
|
X1 |
|
1 |
|
|
2 |
|
|
|
||||||
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
||||||||||
|
|
|
2 |
|
|
|
A |
|
||||||||
|
X2 |
|
|
|
2 |
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
X3 |
|
3 |
|
|
4 |
|
|
|
|
|
|
|
|
|
|
|
|
4 |
|
|
|
A3 |
|||
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
X4 |
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
5 |
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
X5 |
|
6 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
X6 |
|
7 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
X7 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
a0 |
PRCD |
EO |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
a1 |
|
GS |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
a2 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
a3 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
a4 |
|
A0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
a5 |
|
A1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
a6 |
|
|
К155ИВ1 |
– |
8-входовый |
приоритетный |
||||||||
|
|
|
||||||||||||||
|
|
|
|
|||||||||||||
|
|
a7 |
|
A2 |
|
|||||||||||
|
|
EI |
|
|
шифратор. |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Цифровая логика |
Конспект лекций по БЦВ |
47 |
|
УиМ, 2007 |
В начало темы |
Мультиплексор
Мультиплексор — функциональный узел, осуществляющий подключение одного из нескольких входов данных к выходу.
Адрес |
|
A1 |
MS |
|
|
|
|
|
|||
|
|
A2 |
|
|
Y |
|
|
|
|
||
|
|
D0 |
|
|
|
|
|
|
|
||
|
|
|
|
||
Данные |
|
|
|||
D1 |
|
|
|
||
|
|
|
|
|
|
Разрешение |
|
D2 |
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
D3 |
|
|
|
|
|
|
|
|
E
Мультиплексоры 4—1, 8—1, 16—1 выпускаются в составе многих серий и имеют буквенный код КП.
Цифровая логика |
Конспект лекций по БЦВ |
48 |
|
УиМ, 2007 |
В начало темы |
Содержание: Память
Запоминающие устройства
ПЗУ
Полупроводниковые ПЗУ БЦВУиМБлок-схема ПЗУ
Адресация по принципу линейной выборки Адресация по принципу совпадения токов
|
|
ОЗУ |
|
|
Статическое ОЗУ |
|
|
Динамическое ОЗУ |
|
Динамическая ячейка памяти |
|
Память |
Конспект лекций по БЦВ |
49 |
|
УиМ, 2007 |
Содержание |
Память
Запоминающие устройства
|
|
ПЗУ |
|
|
ОЗУ |
|
|
|
|
|
Постоянные запоминающие устройства |
Оперативные запоминающие устройства |
|||||
|
|
Программируемые при |
|
|
Статические. 1 триггер |
|
|
|
|
|
|
|
|
|
|
||
|
|
изготовлении (с масочным |
|
|
хранит 1 бит, выгодны для |
|
|
|
|
|
|
|
|
|
|
||
|
|
программированием) |
|
|
малых объёмов памяти |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Программируемые |
|
Напряжением |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
Ультрафиолетом |
|
|
|
||
|
|
пользователем перед |
|
|
|
|
||
|
|
|
|
|
||||
|
|
эксплуатацией (ППЗУ) |
|
Прожигаемые |
Динамические. Используется |
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
||
|
|
Программируемые |
|
|
меньше элементов, |
|
|
|
|
|
|
|
потребляется меньше энергии, |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
пользователем во время |
|
|
|
|
|
|
|
|
|
|
но необходимо постоянное |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
эксплуатации |
|
|
|
|
|
|
|
|
|
|
обновление |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Память |
|
Конспект лекций по БЦВ |
50 |
|
||
|
|
|
|
УиМ, 2007 |
В начало темы |
|
|
|