ДТЛ схема «И-НЕ»
|
|
|
|
|
|
. |
|
|
|
|
|
|
|
|
|
. |
|
|
ЕК |
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
Д1 |
|
|
R2 |
|
R1 |
|
|
|
|
|
|
R4 |
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
А |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
. |
|
|
T1 |
|
|
|
. |
|
|
. |
|
|
Выход |
|||||||||
В |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
T2 |
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
Д2 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
R3 |
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Цифровая логика |
Конспект лекций по БЦВ |
21 |
|
УиМ, 2007 |
В начало темы |
ЭСЛ – Эмиттерно-Связанная Логика
ЕК
А |
Т1 |
В |
Выход |
|
|
||
|
|
Т2 Т3 |
ЕЭ
Цифровая логика |
Конспект лекций по БЦВ |
22 |
|
УиМ, 2007 |
В начало темы |
МОП схема «И-НЕ»
Т1 |
|
|
|
|
|
|
|
Т2 |
|
|
|
|
|
|
|
ЕП |
||
|
|
|||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
. |
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
А /\ В |
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
А 
Т3
В
Т4
Цифровая логика |
Конспект лекций по БЦВ |
23 |
|
УиМ, 2007 |
В начало темы |
Триггер
Триггер – одноразрядный элемент памяти (бистабильная ячейка с двумя устойчивыми состояниями).
Наиболее часто встречающиеся типы триггеров:
•RS-триггер асинхронный
•RS-триггер синхронный (ТР2)
•JK-триггер (ТВ1)
•D-триггер (ТМ2)
•T-триггер
Цифровая логика |
Конспект лекций по БЦВ |
24 |
|
УиМ, 2007 |
В начало темы |
RS-триггер (асинхронный)
S
Set
R
Reset
&
&
Q
Q
S |
R |
Q |
Q |
0 |
0 |
Q |
Q |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
неопр |
|
Цифровая логика |
Конспект лекций по БЦВ |
25 |
|
УиМ, 2007 |
В начало темы |
RS-триггер (синхронный)
S |
Sc |
& |
Q |
|
|
& |
|
S |
T Q |
||
Вход c |
|
|
|
||
|
|
|
C |
|
|
синхроимпульса |
|
|
|
|
|
|
|
|
|
|
|
R & |
Rc & |
Q |
R |
Q |
|
|
|
|
|||
Цифровая логика |
Конспект лекций по БЦВ |
26 |
|
УиМ, 2007 |
В начало темы |
JK-триггер
JK-триггер – обобщённая версия RS-триггера («J»=«S», «K»=«R»). Для JK- триггера состояние на входе «1,1» инвертирует выходные значения триггера. Блокируется та линия, единичное значение на которой на вызвало бы изменения состояния триггера.
J
K
& |
S |
T Q |
|
||
|
C |
|
& |
R |
Q |
.
.
J |
K |
Q |
0 |
0 |
Q |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
|
Q |
Цифровая логика |
Конспект лекций по БЦВ |
27 |
|
УиМ, 2007 |
В начало темы |
D-триггер
D-триггер – по синхроимпульсу принимает то значение, которое имеет входная линия D.
D
S T Q
|
C |
|
& |
R |
|
Q |
||
|
Цифровая логика |
Конспект лекций по БЦВ |
28 |
|
УиМ, 2007 |
В начало темы |
T-триггер
T-триггер – если входная линия T=1, то по синхроимпульсу триггер изменяет своё состояние на противоположное. В ином случае его состояние не изменяется.
& |
S T |
Q |
|
T
C
& R
Q
.
.
Q
Q
Цифровая логика |
Конспект лекций по БЦВ |
29 |
|
УиМ, 2007 |
В начало темы |
Регистр
Для обработки и хранения информации используются сдвиговые регистры, состоящие из ряда триггеров (по одному на каждый бит информации).
Регистры можно классифицировать:
По количеству разрядов
•Сдвигаемый в одном направлении
•Реверсивный
•С последовательным входом(выходом) (Направление сдвига выбирается)
•С параллельным входом(выходом)
Универсальный
Цифровая логика |
Конспект лекций по БЦВ |
30 |
|
УиМ, 2007 |
В начало темы |