Микропроцессорная техника / Семейство микроконтроллеров MSP430x2xx_

7.4. Регистры контроллера флэш#памяти 281

7.4.Регистры контроллера флэшCпамяти

Список регистров контроллера флэш памяти приведён в Табл. 7.4.

Таблица 7.4. Регистры контроллера флэш памяти

* Бит KEYV сбрасывается после POR.

** Имеется не во всех моделях семейства MSP430x2xx. См. документацию на конкретный микро контроллер.

FCTL1, регистр управления 1 контроллера флэшCпамяти

282 Глава 7. Контроллер флэш#памяти

FNx Биты Делитель тактового сигнала контроллера флэш памяти. Эти шесть 5…0 битов определяют коэффициент деления опорного тактового сигна ла. Коэффициент деления равен FNx + 1. К примеру, при FNx = 0 коэффициент деления равен 1. При FNx = 03Fh коэффициент деле

ния равен 64.

7.4. Регистры контроллера флэш#памяти 283

FCTL3, регистр управления 3 контроллера флэшCпамяти

0Сегмент A разблокирован; вся информационная память стира

ется при выполнении общего стирания.

1Сегмент A заблокирован; информационная память защищена от стирания при выполнении общего стирания.

284 Глава 7. Контроллер флэш#памяти

FCTL4, регистр управления 4 контроллера флэшCпамяти

та MRG1 и MRG0 установлены, то бит MRG0 игнорируется. 0 Режим чтения 1 при граничных условиях выключен

1Режим чтения 1 при граничных условиях включен

MOV.B или CLR.B применять команды BIS.B и BIC.B. 0 Прерывание запрещено

1Прерывание разрешено

Биты Эти биты могут использоваться другими модулями. См документа 4…0 цию на конкретный микроконтроллер.

8.1. Введение 2 5

ГЛАВА 8

ЦИФРОВЫЕ ПОРТЫ ВВОДА/ВЫВОДА

В этой главе описывается функционирование цифровых портов ввода/вывода микроконтроллеров семейства MSP430x2xx.

8.1.Введение

Микроконтроллеры семейства могут иметь до восьми портов ввода/вывода P1…P8. Все порты содержат по восемь выводов (линий). Каждый из выводов пор та индивидуально конфигурируется в качестве входа или выхода. Запись и чтение линий ввода/вывода также может осуществляться в индивидуальном порядке.

Порты P1 и P2 поддерживают внешние прерывания. Для каждого из выводов портов P1 и P2 можно индивидуально разрешить прерывание и сконфигуриро вать его так, чтобы оно генерировалось по нарастающему или спадающему фрон ту входного сигнала. Все линии ввода/вывода порта P1 назначены одному векто ру прерываний, а все линии порта P2 — другому вектору.

Цифровые порты ввода/вывода обладают следующими возможностями:

независимые индивидуально программируемые линии ввода/вывода;

любые комбинации входов или выходов;

индивидуально конфигурируемые прерывания от выводов портов P1 и P2;

раздельные регистры данных для входов и выходов;

индивидуально конфигурируемые внутренние подтягивающие резисторы.

8.2.Функционирование цифровых портов ввода/вывода

Конфигурирование цифровых портов ввода/вывода осуществляется пользо вательской программой. Настройка и функционирование цифровых портов опи сывается в следующих подразделах.

8.2.1. Регистр данных входа PxIN

Каждый бит регистра PxIN отражает уровень входного сигнала на соответствую щем выводе порта, если этот вывод используется в качестве цифрового входа/выхода.

Бит = 0: Входной сигнал имеет НИЗКИЙ уровень.

Бит = 1: Входной сигнал имеет ВЫСОКИЙ уровень.

286 Глава 8. Цифровые порты ввода/вывода

Примечание. Запись в регистры PxIN, предназначенные только для чтения

Запись в любой из регистров PxIN приводит к увеличению тока потребления на время выполнения этой операции.

8.2.2. Регистр данных выхода PxOUT

Значение каждого бита регистра PxOUT определяет состояние соответствую щего вывода порта, если этот вывод сконфигурирован как цифровой выход, и внутренний подтягивающий резистор не используется.

Бит = 0: Выходной сигнал имеет НИЗКИЙ уровень.

Бит = 1: Выходной сигнал имеет ВЫСОКИЙ уровень.

Если используется внутренний подтягивающий резистор, то значение бита регистра PxOUT определяет тип «подтяжки» на соответствующем выводе порта.

Бит = 0: Вывод подтягивается к общему проводу.

Бит = 1: Вывод подтягивается к питанию.

8.2.3. Регистр направления PxDIR

Значение каждого бита регистра PxDIR определяет направление передачи данных соответствующего вывода порта, независимо от выбранной для этого вы вода функции. Если вывод используется каким либо периферийным модулем, то бит регистра PxDIR должен быть установлен в соответствии с требованиями дан ного модуля.

Бит = 0: Вывод порта переключается на вход.

Бит = 1: Вывод порта переключается на выход.

8.2.4. Регистр включения подтягивающих резисторов PxREN

Каждый бит регистра PxREN подключает или отключает внутренний подтя гивающий резистор соответствующего вывода порта. Тип «подтяжки» определя ется соответствующим битом регистра PxOUT.

Бит = 0: Подтягивающий резистор отключен.

Бит = 1: Подтягивающий резистор подключен.

8.2.5. Регистры выбора функции PxSEL и PxSEL2

Большинство выводов портов используются различными периферийными модулями. Для выяснения альтернативных функций выводов обратитесь к доку ментации на конкретный микроконтроллер. Каждый из битов регистров PxSEL и PxSEL2 используется для выбора функции соответствующего вывода микроконт роллера: линия порта ввода/вывода или вывод периферийного модуля.

11 Вывод дополнительного периферийного модуля

8.2. Функционирование цифровых портов ввода/вывода 287

Установка PxSELx = 1 не задаёт автоматически направление передачи данных вы вода. Для определённых периферийных модулей может потребоваться конфигуриро вание битов PxDIRx в соответствии с требованиями модуля. Обратитесь к принципи альным схемам выводов, приведённым в документации на конкретные модели.

Примечание. Установка PxREN = 1 при PxSEL = 1

Для некоторых портов ввода/вывода микроконтроллеров MSP430F261x и MSP430F2416/7/8/9 включение подтягивающего резистора (PxREN = 1) при ис пользовании вывода порта периферийным модулем (PxSEL = 1) не приводит к от ключению выходного драйвера. Использование такой конфигурации не рекомен дуется, поскольку она может вызвать нежелательное увеличение тока, протекаю щего через внутренний резистор. Для получения более подробной информации обратитесь к принципиальным схемам выводов, приведённым в документации на конкретные модели.

Примечание. Запрещение прерываний от P1 и P2 при PxSEL = 1

Если установлен любой из битов PxSEL или PxSEL2, то генерация прерывания от соответствующего вывода запрещена. Поэтому сигналы на таких выводах не вызо вут генерации внешних прерываний от P1 или P2, независимо от состояния соот ветствующего бита P1IE или P2IE.

Если вывод порта используется в качестве входа периферийного модуля, то входным сигналом для данного модуля является зафиксированное в регистре за щёлке значение сигнала с вывода микроконтроллера. При PxSELx = 1 внутрен ний входной сигнал повторяет сигнал, присутствующий на выводе. Однако при PxSELx = 0 на входе периферийного модуля сохраняется значение сигнала, кото рое присутствовало на выводе микроконтроллера в момент сброса бита PxSELx.

8.2.6. Прерывания от портов P1 и P2

Любой из выводов портов P1 и P2 может генерировать прерывание. Конфигу рирование этой функции осуществляется с помощью регистров PxIFG, PxIE и PxIES. Все выводы порта P1 связаны с одним вектором прерывания, а все выводы порта P2 — с другим вектором. Для определения конкретного источника преры вания от портов P1 или P2 можно проверить содержимое соответствующего ре гистра PxIFG.

Регистры флагов прерываний P1IFG и P2IFG

Каждый из битов PxIFGx является флагом прерывания от соответствующего вывода порта и устанавливается при появлении на выводе заданного фронта сиг нала. Любой из флагов PxIFGx генерирует запрос прерывания, если установлен соответствующий бит регистра PxIE и бит общего разрешения прерываний GIE. Все флаги PxIFG должны сбрасываться программно. Кроме того, любой флаг PxIFG может быть установлен вручную для программной генерации прерывания.

Бит = 0: Не было прерывания.

Бит = 1: Было прерывание.

8.3. Регистры цифровых портов ввода/вывода 289

Таблица 8.1. Регистры цифровых портов ввода/вывода