Методичні вказівки до виконання роботи.
Визначити свій варіант перемикальної функції. Для цього необхідно номер варіанту перевести в двоїчну систему обчислення і записати шість його молодших розрядів в вигляді слова А1А2А3А4А5А6. Визначивши значення АІ поставити їх в табл. 1. Наприклад, якщо номер варіанту 19 (010011) то А1=0, А2=1, А3=0, А4=0, А5=1, А6=1;
Таблиця 1
X1 |
X2 |
X2 |
X3 |
F |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
А1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
A2 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
A3 |
1 |
0 |
0 |
1 |
A4 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
A5 |
1 |
1 |
1 |
1 |
A6 |
Для заданої функції і її заперечення знайти МДНФ. Уявити функцію в усіх нормальних формах.
Отримати операторні подання функції, що можуть бути реалізовані на елементах, заданих в таблиці 2.
Вибрати операторні форми, що забезпечують отримання К. С. з максимальною швидкодією і К.С. з мінімальним числом умовних корпусів, т.ч. схему з кращим параметром Т і схему з мінімальним значенням N. Побудувати означені схеми, враховуючи, що на їхні входи можуть подаватися прямі і інверсні значення змінних.
На елементах з табл.2 побудувати перетворювач кодів згідно з табл.3. В процесі проектування використати метод спільної мінімізації (це геометричний спосіб мінімізації, при якому шукаються такі покриття в картах Карно, які повторюються в кількох функціях. Таким чином при побудові КС таке покриття достатньо реалізувати один раз і використати для декількох функцій. Але цей спосіб не завжди дозволяє побудувати оптимальний варіант КС). Для побудованої схеми визначити параметри L, T і N.
Побудувати схему для реалізації функції, заданої в таблиці 1, якщо окрім елементів з таблиці 2 можна використати мультиплексори з двома керуючими входами. Два мультиплексора містяться в одному корпусі мікросхеми на 16 виводів. Порівняти по складності отриману схему зі схемою, побудованою без використання мультиплексорів.
Побудувати перетворювач кодів по табл.3 з використанням елементів, заданих в табл.2, та чотиривхідний дешифратор з інверсними виходами. Дешифратор розміщений в корпусі на 24 вивода. Порівняти параметр N для схеми з дешифратором і без.
Таблиця 2
А1 |
А2 |
А3 |
Тип елементів |
Кількість елементів в корпусі мікросхеми |
Час затримки сигналів |
0 |
0 |
0 |
3 І-НІ 3 І |
3 3 |
20 24 |
0 |
0 |
1 |
4 І-НІ 2 АБО |
2 4 |
20 22 |
0 |
1 |
0 |
4 І 2 АБО |
2 4 |
24 22 |
0 |
1 |
1 |
3 І 2 АБО |
3 4 |
24 22 |
1 |
0 |
0 |
2 АБО-НІ 4 І |
4 2 |
22 24 |
1 |
0 |
1 |
2 І-НІ 2 АБО |
4 4 |
20 22 |
1 |
1 |
0 |
2 АБО-НІ 3 І |
4 3 |
20 24 |
1 |
1 |
1 |
2 І-НІ 2 АБО-НІ |
4 4 |
20 20 |
Таблиця 3
Інформація | |||||||
на вході |
на виході | ||||||
0 |
0 |
0 |
0 |
0 |
0 |
1 |
А1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
А2 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
А3 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
А4 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
А5 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
А6 |