Розрахунково-графічна робота з КС. Методичка

Інв. № оригін. Підпис і дата Взам. інв. № Інв. № дубл. Підпис і дата

2. Аналіз завдання на курсовий проект

Аналізуючи задане в курсовому проекті завдання і зважаючи на обмежений (у плані різноманітності) набір базових логічних елементів та вузлів емітерно-зв’язної логіки, можна зробити висновок, що саме схема з груповою структурою лічильника з послідовним переносом між групами є найбільш оптимальним варіантом для побудови заданого функціонального вузла.

Отже, у курсовому проекті необхідно розробити функціональний вузол комп’ютерної схемотехніки, що являє собою двійково-десятковий лічильник у коді 3321 на п’ять декад з введенням даних у число-імпульсному коді та виведенням результату підрахунку вхідних імпульсів у десятковому унітарному коді, подекадно. Розробку принципової схеми необхідно виконати в логічному базисі набору інтегральних мікросхем серії К500 та К1500.

Для реалізації заданого функціонального вузла треба виконати нижченаведені завдання.

Розробити п’ятидекадний лічильний блок у коді 3321, що здійснюватиме підрахунок вхідних числових імпульсів. Спроектувати схему комутації (фактично – спеціалізований мультиплексор), що дозволятиме синхронізовано почергово комутувати всі декади лічильного блока, починаючи з першої, з блоком подекадного перетворення коду 3321 у десятковий унітарний код. І, власне, розробити сам вказаний блок перетворювача коду. Необхідно також передбачити обнулення лічильника в будь-який момент часу (на будь-якому етапі роботи пристрою), а також можливість керувати дозволом роботи розробленого функціонального вузла.

Виходячи із завдання на курсовий проект та сказаного вище, стає зрозумілим, що виведення результату підрахунку кількості вхідних імпульсів має здійснюватись після припинення процесу підрахунку й бути

30

Інв. № оригін. Підпис і дата Взам. інв. № Інв. № дубл. Підпис і дата

синхронізованим з процесом комутації виходу кожної декади лічильного блока зі входом перетворювача коду. В противному випадку (тобто при одночасному протіканні процесу підрахунку імпульсів та процесу комутації і перетворення результату підрахунку), через те, що виведення результату підрахунку кількості імпульсів потрібно здійснювати за п’ять тактів комутації декад лічильного блока з блоком перетворювача коду і, власне, самого перетворення коду 3321 у десятковий унітарний код, швидкодія розробленого функціонального вузла буде дуже низькою (адже в цьому випадку розроблений вузол мав би працювати так: після підрахунку кожного вхідного числового імпульсу потрібно виконувати п’ять тактів виведення результату підрахунку) або ж функціональний вузол взагалі не буде працювати правильно (відповідно до поставленого в курсовому проекті завдання).

Крім того, слід звернути увагу на те, що невеликий логічний набір інтегральних схем серії К500 та К1500 змушує здійснювати заміну потрібних для проектування логічних елементів, яких немає в даних серіях, іншими (часто виникає необхідність проектувати функціональний вузол на базових логічних елементах), що, в свою чергу, приводить до збільшення кількості використовуваних елементів та ускладнення принципової схеми пристрою, і тому особливо вимагає пошуку оптимальних варіантів реалізації складових блоків розроблюваного функціонального вузла.

31

Інв. № оригін. Підпис і дата Взам. інв. № Інв. № дубл. Підпис і дата

3. Структурна схема двійково-десяткового лічильника у коді 3321

Структурна схема спроектованого лічильника зображена на рис.3.1.

Рис.3.1. Структурна схема двійково-десяткового лічильника у коді 3321

Схема складається з таких основних елементів: лічильного блоку (це, фактично, двійково-десятковий лічильник у коді 3321 з розрядністю 5 декад, що працює в режимі підрахунку вхідних імпульсів, які подаються на вхід +1, і має можливість обнулення при подачі сигналу високого рівня на інверсний вхід R ), схеми комутації, перетворювача коду 3321 у десятковий унітарний код та генератора адрес декад лічильного блока.

Схема комутації, роль якої, фактично, виконує спеціалізований мультиплексор, здійснює почергове з’єднання кожної з п’яти декад лічильного блока, починаючи з молодшої, зі входом перетворювача коду 3321 у десятковий унітарний код.

Для реалізації подекадної вибірки результатів підрахунку вхідних імпульсів використовуються генератор адрес декад, запуск якого здійснюється тактовим сигналом С.

Усхемі також передбачено вхід V для керуючого (дозволяючого) сигналу, високий рівень якого дозволяє роботу окремих елементів схеми і, відповідно, схеми в цілому.

Узагальному, спроектований пристрій функціонує так. Двійково-

32

Інв. № оригін. Підпис і дата Взам. інв. № Інв. № дубл. Підпис і дата

десятковий лічильник у коді 3321 підраховує кількість імпульсів, що подаються на його вхід +1. Після закінчення підрахунку на генератор адрес декад подаються 5 тактів, при надходженні кожного з яких генерується чергова адреса декади, внаслідок чого схема комутації з’єднує декаду із входом перетворювача коду. Після перетворення останньої декади схема лічильника готова до підрахунку нової серії числових імпульсів. Зважаючи на те, що двійково-десятковий лічильник має розрядність 5 декад, максимальна кількість імпульсів, що може бути підрахована (без втрат), становить 99999. Під час перетворення коду 3321 у десятковий код імпульси на вхід +1 подавати не варто, оскільки вони можуть змінити вміст лічильника і тим самим спотворити результат попереднього підрахунку.

У зв’язку з тим, що, відповідно до завдання курсового проекту, підрахунок кількості імпульсів лічильника повинен здійснюватися у коді 3321, а виведення результату має відбуватися у десятковому унітарному коді, то спроектована схема кілька разів виконує перекодування результату підрахунку імпульсів. Враховуючи те, що лічильника імпульсів у коді 3321 не існує і його слід спроектувати на основі інших елементів (наприклад, на основі лічильника у коді 8421), код кількості імпульсів, підрахованих однією декадою, зазнає трьох перетворень, що ілюструє табл.3.1.

Таблиця 3.1

33

Інв. № оригін. Підпис і дата Взам. інв. № Інв. № дубл. Підпис і дата

Інв. № оригін. Підпис і дата Взам. інв. № Інв. № дубл. Підпис і дата

5.Принципова схема пристрою

5.1.Проектування лічильного блока

Для проектування лічильного блока в коді 3321 використовуються мікросхеми логічних елементів АБО-НЕ типу К500ЛМ102 (рис.5.1) та К500ЛМ109 (рис.5.2), а також мікросхема двійково-десяткового лічильника у коді 8421 – К500ИЕ137, яка описана в розділі 4.

Мікросхема К500ЛМ102 виконує логічну функцію АБО-НЕ. В одному корпусі розміщено чотири логічні елементи. Четвертий елемент має доповнюючий неінвертований вихід, при використанні якого елемент працює як АБО. Мікросхема К500ЛМ109 виконує функції АБО-НЕ (при використанні інверсного виходу) та АБО (при використанні прямого виходу). В одному корпусі розміщені два логічні елементи на чотири та п’ять входів.

Обидві мікросхеми виготовлені на основі технології емітерно-зв’язної логіки, параметри та експлуатаційні дані якої наведено в таблиці 5.1, і випускаються в пластмасовому корпусі [4].

Інв. № оригін. Підпис і дата Взам. інв. № Інв. № дубл. Підпис і дата

Рис.5.4. Схема однієї декади лічильного блока

Оскільки підрахунок вхідних імпульсів лічильником К500ИЕ137 здійснюється по передньому фронту імпульсу (при перепаді сигналу з 0 в 1),

а сигнал переповнення P даної мікросхеми інверсний (тобто при надходженні 10-го імпульсу на виході P відбувається перепад сигналу з 1 в 0), то сигнал переповнення кожної декади лічильника P інвертується й подається на лічильний вхід наступної декади, розширюючи в такий спосіб

Інв. № оригін. Підпис і дата Взам. інв. № Інв. № дубл. Підпис і дата

розрядність лічильного блока.

Спосіб з’єднання декад лічильника, подача вхідних імпульсів на лічильний вхід першої декади, дозволяючого сигналу і сигналу обнулення всіх декад зображені на функціональній схемі спроектованого пристрою

(рис.4.2).

5.2. Проектування схеми комутації

Схема комутації двійково-десяткового лічильника у коді 3321 зібрана на мікросхемах К500ИД164. Вибір потрібної декади здійснюється з допомогою генератора адрес декад К500ИЕ137, як це описано в розділі 3.

Мікросхема К500ИД164 – мультиплексор, який працює як восьмиканальний селектор даних, наявних на його входах D0-D7 (рис.5.5) [4].

Ці дані почергово можуть з’являтися на виході Q відповідно до коду вибору вхідної лінії, заданому на адресних входах S1, S2 та S3. Дев’ятий стан (напруга низького рівня) з’явиться на виході Q при забороні

мультиплексування, коли на дозволяючий вхід E0 буде поданий високий рівень (табл.5.2). З допомогою виводу E0 можна збільшити кількість каналів мультиплексора, з’єднуючи разом кілька мультиплексорів. Потрібну групу каналів включають в електричне коло комутації, подавши на вхід E0 відповідної мікросхеми низький рівень.