20-03-2013_10-45-00 / 17Логические элементы цифровых ИС

Логические элементы цифровых ИС

Цифровыми интегральными схемами (ЦИС) называют микросхемы, работающие с цифровыми сигналами. Обычно используется двоичный код, т.е. сигнал может принимать одно из двух значений, условно называемых «0» и «1». Мы будем рассматривать положительную логику, т.е. считать, что логическому нулю соответствует низкий, а логической единице – высокий уровень напряжения. Их можно определить по передаточной характеристике, которая показывает зависимость выходного напряжения от входного (рис.29). Кроме логических уровней (буквой М обозн.) и (буква S) по ней можно определить параметры 30-34: уровни напряжения помех, способные вызвать ложное переключение из состояния логической единицы в состояние нуля и наоборот (33 (точки В и А на рис.29), и 34 (точки D и С), и перепад логического сигнала (ф.30 м/у точками S и M). Цифровые микросхемы также характеризуются параметрами: среднее время задержки распространения (рис. 36), средняя потребляемая мощность (рис. 35) и работа по переключению (рис. 37). Они характеризуют быстродействие, экономичность и качество микросхемы.

Логические элементы классифицируют, прежде всего, по выполняемым функциям. Различные логические выражения могут принимать одно из двух значений: «истинно» или «ложно». Для обозначения истинности или ложности используют символы 1 и 0. Все возможные логические функции любого числа логических переменных можно образовать с помощью трех операций: логического отрицания (инверсии, операции НЕ, рис.8,16, 15), логического сложения (дизъюнкции, операции ИЛИ, рис.6 , 11 и 20 ) и логического умножения (конъюнкции, операции И рис. 7,19, 12).

Операция НЕ (инверсия) состоит в том, что входная переменная принимает на выходе инверсное значение. Суть логической операции удобно представлять в виде таблицы истинности (рис. 16), в которой X – входная величина, Y – выходная. В виде формулы операция НЕ записывается как показано на рис. 15. Верхняя черта здесь обозначает отрицание и читается как «Y равно не X». Логический элемент НЕ имеет только один вход и один выход и обозначается так, как показано на рис. 8.

Наибольшее распространение получили элементы И–НЕ и ИЛИ–НЕ. Операции ИЛИ–НЕ и И–НЕ являются логически полными: имея набор только элементов И–НЕ либо ИЛИ–НЕ, можно выполнить любую логическую операцию.

Операция ИЛИ–НЕ – рис. 9, 13, 17 Операция И–НЕ – рис. 10, 14, 18.

Схемотехника интегральных логических элементов

Схема РТЛ (резистивно-транзисторная логика) – рис. 24.Если на входах Х1=Х2=0, транзисторы закрыты, на выходе высокий уровень Y=1.Открытие одного из транзисторов понизит потенциал на выходе.

Схема ДТЛ (диодно-транзисторной логики) показана на рис. 23. Если на оба входа подан высокий положительный потенциал (X₁ = X₂ = 1), то входные диоды (D1, D2) будут закрыты, ток от плюса источника питания потечет через D₃ и D₄ в базу npn-транзистора. Транзистор переходит в режим насыщения; при этом напряжение коллектора уменьшается до величины остаточного напряжения, т.е.Y = 0.

Если хотя бы на одном входе низкий уровень (например, X₁ = 0), то входной диод D1 открыт и ток течет от плюса источника в цепь предыдущего элемента (коллектор предшествующей схемы). Поскольку напряжение на открытом диоде падает В, на базе транзистора с учетом диодов D₃ и D₄ будет отрицательный потенциал. Транзистор закрыт, напряжение коллектора почти равно напряжению питания Е, т.е. Y = 1. Таким образом, схема ДТЛ выполняет логическую операцию И–НЕ. Размах логического сигнала и практически не зависит от нагрузки, т.к. ток нагрузки втекает в коллектор через диоды последующей схемы. Нагрузочная способность ДТЛ n=10, время задержки нс. Недостаток – много диодов, которые занимают большую площадь на подложке.

ТТЛ (транзисторно-транзистор­ная логика). Схема ТТЛ со сложным инвертором показана на рис.22.

Принцип схож с ДТЛ, в качестве входных диодов используются эмиттерные переходы многоэмиттерного транзистора Т1(при Х1=Х2=0 они включены прямо и открыты), а роль диода смещения выполняет коллекторный переход (Х1=Х2=0 он закрыт, вместе с Т2 и Т4). Многоэмиттерный транзистор занимает гораздо меньшую площадь, чем соответствующее количество диодов в схеме ДТЛ. Нагрузочная способность n  10, время задержки нс. При Х1=Х2=0 Т3 открыт, на выходе высокий уровень напряжения (1). В случае Х1=Х2=1, Эмиттерные переходы МЭТ закрываются, открывается коллекторный переход МЭТ и транзисторы Т2 и Т4. Ток через R2 будет протекать через открывшиеся транзисторы Т2 и Т4, поэтому Т3 останется закрытым. Высокое напряжение =Е установится на коллекторе Т3, но т.к. он закрыт , то на выходе (эмиттерном переходе Т3) установится низкий потенциал Y=0.

Эмиттерно–связанная логика (ЭСЛ). Принципиальная схема показана на рис.21. Схема с 2-мя выходами, выполняющими различные логические операции. При подаче Х1=Х2=0 транзисторы Т1 и Т2 закрыты, поэтому высокий уровень напряжения прикладывается к Т4 и он открывается, поэтому на выходе Y1 формируется высокий уровень напряжения. Если один из транзисторов Т1 и Т2 откроется, то Т4 останется закрытым и на выходе Y1 будет низкий потенциал. Транзистор Т₃ совместно с любым из входных транзисторов образуют переключатель тока. Схема переключателя тока аналогична схеме дифференциального усилителя, но на базу Т₃ подано постоянное напряжение смещения , при котором Т₃ открыт и находится в активном режиме, если на базе Т₁ и Т₂ низкое напряжение. Если же напряжение на базе входного транзистора немного (на 0,1...0,15 В) выше или ниже Еб, весь ток переключается соответственно в Т₁ (Т₂) и они открываются , а напряжение на базе Т₃ понижается и он закрывается. Напряжение от ИП прикладывается к транзистору Т5, он открывается и на выходе Y2 формируется высокий уровень потенциала. Эмиттерные повторители на транзисторах Т₄ и Т₅ обеспечивают согласование входных и выходных уровней последующего и предыдущего логических элементов. Схемы ЭСЛ обеспечивают малое время задержки нс. Как видно из схемы, на одном из выходов выполняется логическая операция ИЛИ, а на другом – ИЛИ–НЕ.

Логические элементы на МДП-транзисторах

Ключ на МДП–транзисторах можно выполнить с резистивной нагрузкой (как R₃ в схеме 24), но технологически целесообразнее применять так называемую динамическую нагрузку - Т₃ в схемах 25 и 26.

При последовательном соединении нескольких активных транзисторов получим логический элемент И–НЕ (рис. 26). Параллельное соединение активных транзисторов позволяет выполнить логическую операцию ИЛИ–НЕ (рис. 25). Наиболее часто используют логические схемы на МДП–транзисторах с индуцированным n-каналом. Т3 открыт и играет роль резистора.

В ИМС на КМДП(КМОП)-транзисторах (рис. 27 и 28)(комплементарных МДП –тр.) на каждый вход используется пара транзисторов с различной проводимостью канала, при этом затворы p-канального и n-канального транзисторов соединяются вместе. Особенность схем КМДП – весьма малая потребляемая мощность – является большим достоинством по сравнению с ранее рассмотренными логическими элементами.

Для выполнения операции И–НЕ используется схема рис. 28, в которой несколько нижних n-канальных транзисторов соединяются последовательно, а такое же число верхних р-канальных – параллельно. Открытие даже одного из них обеспечит на выходе высокий уровень напряжения.

Элемент ИЛИ–НЕ получается при параллельном соединении нижних и последовательном верхних транзисторов (рис. 27). В этом можно убедиться, рассматривая все возможные комбинации входных логических сигналов.