Защита схем входа/выхода

Тиристорный эффект является потенциально опасным для схем входа/выхода, так как на выводы ИС может быть подан потенциал, превышающий питание, что приведет к инжекции носителей в подложку (карман).

Для защиты схем входа/выхода от тиристорного эффекта, как правило, используются двойные охранные кольца, которые окружают структуры, образующие в совокупности паразитный тиристор (рис. 7.4).

Рис. 7.4. Использование двойных охранных колец вокруг выходных n МОП и p МОП транзисторов

Увеличение ширин W_xx и расстояния S между охранными кольцами уменьшает вероятность проявления тиристорного эффекта защелкивания.

Двойные охранные кольца защищают собственно выходные схемы от тиристорного эффекта. Для защиты окружающих и внутренних схем полезно применять дополнительные охранные кольца вокруг всей выходной структуры.

Защита внутренних схем

Для защиты внутренних схем от включения тиристора используются технологические методы и специальные правила построения топологии.

Двойные охранные кольца используются во внутренних схемах только в случае непосредственной или емкостной связи с контактной площадкой или при охране источников инжекции (диодов в прямом включении).

Основные способы защиты внутренних схем приведены на рис. 7.5.

При проектировании топологии необходимо придерживаться требований, которые предъявляются к допустимому расстоянию L_x от контакта к земле или питанию до границы активного элемента (рис. 7.5, а). При этом обеспечивается защита от включения паразитного тиристора. Это расстояние, как правило, указывается в проектных топологических нормах изготовителей ИС.

Увеличение сопротивления истоков в местах подверженных тиристорному эффекту (рис. 7.5, б) способствует увеличению напряжения удержания, что уменьшает вероятность проявления тиристорного эффекта.

Использование двойного контакта (рис. 7.5, в) является распространенным способом защиты от тиристорного эффекта во внутренних, в основном цифровых, схемах.

Самым эффективным способом является вариант с использованием замкнутых охранных колец (рис. 7.5, г). Он, как правило, применяется при построении аналоговых блоков и в местах близких к вероятным источникам инжекции неосновных носителей (вблизи диодов и т.д.).

б)

а)

Рис. 7.5. Примеры топологии внутренних схем: a – без специальной антитиристорной защиты; б – с увеличенным сопротивлением истоков; в – с использованием встречных двойных контактов; г – с использованием охранных колец

Разделение схем входа/выхода и внутренних схем

Между схемами входа/выхода и внутренними схемами рекомендуется:

– использовать дополнительные охранные кольца n– и р– типа (рис. 7.6);

– по возможности увеличивать расстояние;

– структуры с одинаковым типом транзисторов располагать обращенными друг к другу (принцип зеркального расположения).

Рис. 7.6. Рекомендуемое расположение охранных колец между схемами входа/выхода и внутренними схемами

Испытания КМОП ИС на устойчивость к тиристорному эффекту

Стандарты JEDEC EIA/JESD78, MIL-STD-883E (метод 3023.1) регламентируют перечень воздействий на микросхему при определении устойчивости ИМС к включению тиристора. Проверка проводится как по цепи питания, так и по отдельным выводам микросхемы. В процессе испытаний на микросхему подается повышенное ступенчатое напряжение питания и ступенчатый ток в цепи проверяемого вывода. Тесты на включение тиристора относятся к разрушающим, поэтому кристаллы и микросхемы не рекомендуется использовать по назначению после проведения испытаний.

Рис. 7.7. Электрическая схема тестирования: а – положительным перенапряжением; б – отрицательным перенапряжением

Рис. 7.8. Временные диаграммы напряжений (токов) воздействия на выводы образца

Электрические схемы тестирования образцов с воздействием на входы/выходы приведены на рис. 7.7. Источник воздействия на вход/выход называют источником запуска. Временные эпюры воздействий приведены на рис. 7.8. В начале испытания выставляется номинальное напряжение питания образца. Выходной ток источника запуска ограничивается на начальном уровне, например, 10 мА. Напряжение источника запуска ограничивается на уровне 0,5U_п, но не менее 1В. После установления требуемого состояния на выходе, напряжение питания повышается до максимально допустимого уровня. Далее подается тестовый импульс источника запуска. После подачи импульса напряжение питания возвращают в номинальное значение. Если произошло превышение тока потребления в этой фазе, то испытания прекращаются. В случае удачного проведения испытания выходной ток источника запуска повышается на 10 мА и процедура повторяется. При достижении уровня тока источника запуска в 100 мА (или иного оговоренного уровня) испытания останавливаются и вывод считается устойчивым к включению тиристора. Рекомендуемые значения задержек переключения приведены в табл. 7.1.

Рис. 7.9. Электрическая схема тестирования с перенапряжением в цепи питания

Рис. 7.10. Временная диаграмма напряжения питания при тестировании с перенапряжением в цепи питания

Электрическая схема тестирования с перенапряжением цепи питания приведена на рис. 7.9. В данном случае источником запуска является источник питания. Временная диаграмма напряжения питания приведена на рис. 7.10. В начале испытания выставляется номинальное напряжение питания образца. После установления требуемого состояния на выходе, подается тестовый импульс источника питания (с напряжением равным полуторократному максимально допустимому). Если произошло превышение тока потребления, то испытания останавливаются. В случае удачного проведения испытания напряжение питания возвращают в номинальное значение и повторяют. Рекомендуемые значения задержек переключения приведены в табл. 7.1.

Т а б л и ц а 7.1. Динамические параметры тестовых воздействий

Символическое обозначение	Описание	Пределы
		минимум	максимум
1	2	3	4
tфр	время нарастания воздействия запуска	5 мксек	5 мсек
tср	время спада воздействия запуска	5 мксек	5 мсек
Uзап	выброс воздействия запуска		5%
tи	длительность запуска	2*tфр	5 сек
tост	время остывания	tи

Во время проведения испытаний измеряется ток в цепи питания. При этом отказ (включение тиристора) регистрируется в случае, если

.

В случае сохранения тока потребления в допустимых пределах, после проведения заданного числа воздействий, испытание считается пройденным успешно. Рекомендуется проводить испытания при повышенной температуре, т.к. именно в этом режиме микросхемы наименее устойчивы к включению тиристора.