1.2.1 Характеристики шины isa.

Шина ISA(IndustrialStandartArchitecture) является самой распространенной в промышленных компьютерах по следующим причинам:

• наибольшее количество систем из-за невысокой цены;

• огромное разнообразие приложений;

• скорость передачи до 2 Мбит/c;

• хорошая помехоустойчивость;

• большое количество совместимого оборудования и программного обеспечения.

Временные диаграммы циклов обмена для устройств ввода/вывода (УВВ) приведены на рисунке 1.5 (все временные параметры приведены для частоты SYSCLK, равной 8 МГц). Циклы начинаются с выставления задатчиком (управляющим устройством шины) адреса на линиях SAO...SA15 и сигнала -SBHE. Отметим, что, несмотря на потенциальную возможность адресации по 16 линиям адреса, чаще всего используются только 10 младших линийSAO...SA9, так как большинство разработанных ранее плат расширения используют только их, и, следовательно, за исключением особых случаев нет смысла обрабатывать старшие разрядыSA10...SA15.

В ответ на получение адреса исполнитель (подчиненное устройство шины), распознавший свой адрес, должен сформировать сигнал -I/OCS16 в случае, если обмен должен быть 16-разрядным.

Далее следует собственно команда чтения или записи. При цикле чтения задатчик выставляет сигнал -IOR, в ответ на который исполнитель должен выдать данные на шину данных. Эти данные должны быть сняты исполнителем после окончания сигнала -IOR. В цикле записи задатчик выставляет записываемые данные и сопровождает их стробом записи -IOW. Здесь надо отметить, что хотя в соответствии со стандартом установка записываемых данных предшествует выставлению -IOW, в некоторых компьютерах реализуется обратный порядок: сначала выставляется -IOW, а затем появляются данные. Поэтому при проектировании УВВ надо рассматривать как момент действительности данных только задний (положительный) фронт сигнала -IOW.

В случае, когда УВВ не успевает выполнить требуемую от него команду в темпе системной шины, оно может приостановить на целое число периодов сигнала SYSCLKзавершение цикла чтения или записи с помощью снятия (перевода в низкий уровень) сигналаI/OCHRDY(так называемый удлиненный цикл). Это производится в ответ на получение сигнала -IOR или -IOW. СигналI/OCHRDYможет удерживаться низким не более 15,6 мкс, в противном случае процессор переходит в режим обработки немаскируемого прерывания. Отметим, что некоторые изготовители персональных компьютеров указывают в сопроводительной документации другие допустимые величины этого временного интервала (например, 2,5 мкс), так что не следует ориентироваться на максимальную величину, указанную в стандарте, иначе нет гарантии работы УС во всех компьютерах.

Рисунок 1.5 - Временные диаграммы циклов чтения и записи (Т — период сигнала SYSCLK; все временные интервалы в наносекундах)

При проектировании УВВ помимо протоколов обмена по системной шине надо учитывать также электрические характеристики сигналов. Стандарт шины ISAопределяет требования к входным и выходным токам приемников и источников сигнала каждой из плат расширения. Несоблюдение этих требований может нарушить функционирование всего компьютера и даже вывести его из строя.

Выходные каскады системных передатчиков сигналов УВВ должны выдавать ток низкого уровня не меньше 24 мА (это относится ко всем типам выходных каскадов), а ток высокого уровня—не меньше 3 мА (для выходов с тремя состояниями и ТТЛ).

Входные каскады системных приемников сигналов должны потреблять входной ток низкого уровня не больше 0,8 мА, а входной ток высокого уровня — не больше 0,04 мА.

Кроме этого необходимо учитывать, что максимальная длина печатного проводника от контакта магистрального разъема до вывода микросхемы не должна превышать 65 миллиметров, а максимальная емкость относительно земли по каждому контакту магистрального разъема не должна быть больше 20 пФ.

К некоторым линиям магистрали подключены нагрузочные резисторы, идущие на шину питания +5 В. К линиям -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW, -I/OCHСК подключены резисторы 4,7 кОм, к линиям -I/OCS16, -MEMCS16, -REFRESH, -MASTER, -OWS- 300 Ом, а к линииI/OCHRDY— 1 кОм. Кроме того, к некоторым линиям магистрали подключены последовательные резисторы: к линиям -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW и OSC - резисторы номиналом 22 Ом, а к линии SYSCLK — 27 Ом.

Таблица 1.1 - Описание сигналов шин ISA

Обозначение	Назначение	Нап-равление	Тип источника
SA<19...0>	Адресные сигналы	I	ТРИ
LA<23...17>	Адресные сигналы	I	ТРИ
-SBHE	Разрешение старшего байта по линиям SD<15...8>	I	ТРИ
BALE	Строб для записи адреса по линиям LA	I	ТТЛ
AEN	Разрешение адреса. Сообщает устройствам о выполнении на шине циклов ПДП	I	ТТЛ
SD<15...0>	Шина данных	I/O	ТРИ
-MEMR (-SMEMR)	Чтение памяти (чтение памяти в пределах первого мегабайта адресного пространства)	I	ТРИ
-MEMW (-SMEMW)	Запись в память (запись в память в пределах первого мегабайта адресного пространства)	I	ТРИ
-IOR	Чтение УВВ	I	ТРИ
-IOW	Запись в УВВ	I	ТРИ
-MEM CS16	Выбор цикла для памяти, указывает о том, что память 16-ти разрядная	О	ОК
-I/O CS16	Выбор цикла для УВВ, указывает о том, что УВВ 16-ти разрядное	О	ОК
-I/O CH RDY	Готовность канала ввода/вывода. Предназначен для удлинения циклов доступа	О	ОК
-0WS	0 тактов ожидания	О	ОК
-REFRESH	Регенерация памяти	I	ОК
-MASTER	Ведущий. Предназначен для захвата шины внешней платой	I/O	ОК
-I/O CH CK	Проверка канала ввода/вывода. Сообщение о фатальной ошибке	О	ОК

Таблица 1.1 - Продолжение

RESET DRV	Сброс устройств	I	ТТЛ
SYSCLK	Системная частота	I	ТРИ
OSC	Частота, равная 14.3818 МГц	I	ТТЛ
IRQ<15,14,12, 11,10,9,7...3>	Запрос на прерывание	О	ТТЛ
DRQ<7...5,3...0>	Запрос на ПДП	O	ТТЛ
-DASK<7...5, 3...0>	Подтверждение ПДП	I	ТТЛ
TC	Окончание счета ПДП	I	ТТЛ

Примечание:

В таблице используются следующие обозначения:

знак “-” (минус) перед обозначением сигнала означает, что активный уровень этого сигнала – логический ноль;

I – сигнал является входным для внешних плат;

О – сигнал является выходным для внешних плат;

I/O – сигнал является как входным, так и выходным для внешних плат;

ТРИ – выход микросхемы с тремя допустимыми состояниями на выходе;

ТТЛ – выход микросхемы транзисторно-транзисторной логики;

ОК – открытый коллекторный выход.

Таблица 1.2 - Назначение выводов шины ISA

Номер вывода	Сторона А	Сторона B	Сторона C	Сторона D
1	-I/O CH CK	GND	-SBHE	-MEM CS16
2	SD7	RESET DRV	LA23	-I/O CS16
3	SD6	+5V	LA22	IRQ10
4	SD5	IRQ9	LA21	IRQ11
5	SD4	-5V	LA20	IRQ12
6	SD3	DRQ2	LA19	IRQ15
7	SD2	-12V	LA18	IRQ14
8	SD1	0WS	LA17	-DACK0
9	SD0	+12V	-MEMR	DRQ0
10	-I/O CH RDY	GND	-MEMW	-DACK5
11	AEN	-SMEMW	SD8	DRQ5
12	SA19	-SMEMR	SD9	-DACK6
13	SA18	-IOW	SD10	DRQ6
14	SA17	-IOR	SD11	-DACK7
15	SA16	-DACK3	SD12	DRQ7
16	SA15	DRQ3	SD13	+5V
17	SA14	-DACK1	SD14	-MASTER
18	SA13	DRQ1	SD15	GND
19	SA12	-REFRESH
20	SA11	CLK
21	SA10	IRQ7
22	SA9	IRQ6
23	SA8	IRQ5
24	SA7	IRQ4
25	SA6	IRQ3
26	SA5	-DACK2
27	SA4	TC
28	SA3	BALE
29	SA2	+5V
30	SA1	OSC
31	SA0	GND

Таблица 1.3 - Электрические характеристики источников сигналов шины ISA

	ТТЛ		ТРИ			ОК
	передатчик	Приемник	передатчик	приемник	ТРИ	Передатчик
I1l I1h	- -	-0.8 0.04	- -	-0.8 0.04	-0.4 0.04	-0.4 0.02
Iol Ioh	24 -3	- -3	24 -3	0.4 -0.04	0.4 -0.04	24

Примечания:

• все токи в таблице указаны в миллиамперах. Знак “-” перед значением тока означает, что ток вытекает из внешней платы в слот шины;

• линия с открытым коллекторным выходом может быть подключена к ТТЛ входу;

• по линии с открытым коллекторным выходом ток Ioh (ток утечки) не должен превышать для каждого слота 0.4 миллиампера.

Таблица 1.4 - Максимальные токи потребления внешней платой шины ISA

Напряжение	[8]	[8/16]
+5 B	3.0 A	4.5 A
+12 B	1.5 A	1.5 A
-5 B	1.5 A	1.5 A
-12 B	1.5 A	1.5 A

Примечания:

[8] – внешняя плата использует только 8-ми разрядный слот;

[8/16] – внешняя плата использует 16-ти разрядный слот;

таблица информирует о том, какие токи разрешается пропускать через разъем внешней платы.

2. Особенности проектирования модулей системной шины

При проектировании узлов УВВ, входящих в интерфейсную часть УВВ, необходимо учитывать временные диаграммы системной шины ISA (рисунок 1.5). Наиболее важными при проектировании УВВ являются следующие временные интервалы:

• задержка между выставлением адреса и передним фронтом строба обмена (не менее 91 нс) — определяет время распознавания своего адреса проектируемым УВВ;

• длительность строба обмена (не менее 176 нс);

• задержка между передним фронтом сигнала -IOR и выставлением УС читаемых данных (не более 110 нс) — определяет требования к быстродействию буфера данных УВВ;

• задержка между задним фронтом сигнала -IOW и снятием записываемых данных (не менее 30 нс) — определяет требования к быстродействию принимающих данные узлов УВВ.

Обобщенная структурная схема интерфейсной части УВВ, включает в себя все следующие узлы (рисунок 3.1):

входные буфера (не обязательны);

двунаправленный буфер данных (в общем случае должен быть разделен на два для каждого байта);

выходной буфер управляющих сигналов;

селектор адреса (AS);

формирователь внутренних стробов (STR);

формирователь сигнала асинхронного обмена I/O CH RDY (DK).

Рисунок 1.6 Обобщенная структурная схема интерфейсной части УВВ

Буферирование системных сигналов применяется для электрической развязки с цель обеспечение требуемых входных и выходных токов (уровни напряжения на ISA — ТТЛ). Для буферирования микросхемы магистральных приемников, передатчиков, приемопередатчиков, называемые также буферами или драйверами.

Приемники магистральных сигналов должны удовлетворять двум основным требованиям: малые входные токи и высокое быстродействие (они должны успевать отрабатывать в течение отведенных им временных интервалов циклов обмена).

Требованиям, предъявляемым к приемникам, удовлетворяют следующие серии микросхем: КР1533 (SN74ALS), К555 (SN74LS) и КР1554 (74АС). Величины входных токов логического нуля для них составляют соответственно 0,2 мА, 0,4 мА и 0,2 мА, а величины временных задержек не превышают соответственно 15 нс, 20 нс и 10 нс. Требованиям, предъявляемым к приемникам, удовлетворяют также микросхемы электрически программируемых ППЗУ и ПЛМ серии КР556 (136, N82S, DM87S, НМ76). Это тоже немаловажно, так как их очень удобно использовать в схемах селекторов адреса УВВ. Отметим, что малые входные токи микросхем серий КР1533 и КР1554 позволяют подключать к линии магистрали даже два входа таких микросхем.

Требования, предъявляемые к передатчикам: большой выходной ток и высокое быстродействие. Часто они должны иметь также отключаемый выход (например, для шины данных), то есть иметь выход с открытым коллектором или с тремя состояниями. Это связано с необходимостью перехода УВВ в пассивное состояние в случае отсутствия обращения к нему. Выбор микросхем передатчиков гораздо больше, такие микросхемы есть практически в каждой серии (К155, К555, КР1533, К559 и т.д.).

Требования к приемопередатчикам включают в себя требования к приемникам и передатчикам, то есть малый входной ток, большой выходной ток, высокое быстродействие и обязательное отключение выходов. Надо отметить, что в простейшем случае (когда разрядов немного) приемопередатчики могут быть построены на микросхемах приемников и передатчиков.