схемотехника_131017

применения, но сейчас вновь используется в СБИС программируемой логики FLEX 8000 фирмы Altera Corp.

Рис. 5.32. Схема сумматора с условным переносом

В ряде серий микросхем сумматоры отсутствуют. Причиной этого является наличие арифметико-логического устройства, для которого режим суммирования есть один из возможных режимов.

5.5. Арифметико-логические устройства и блоки ускоренного переноса

Арифметико-логические устройства АЛУ (на англ. ALU, arithmeticlogic unit) выполняют над словами ряд действий. Основой АЛУ служит сумматор, схема которого дополнена логикой, расширяющей функциональные возможности АЛУ и обеспечивающей его перестройку с одной операции на другую.

АЛУ (рис. 5.33) имеет входы операндов А и В, входы выбора операций S, вход переноса ci и вход М (от англ. слова mode – режим), сиг-

нал которого задает тип выполняемых операций: логические (М=1) или арифметико-логические (М=0). Результат операции вырабатывается на выходах F, выходы G и H дают функции генерации и прозрачности, используемые для организации параллельных переносов при наращивании размерности АЛУ. Сигнал c0 – выходной перенос, а выход А=В есть вы-

ход сравнения на равенство с открытым коллектором.

142

Рис. 5.33. Условное обозначение АЛУ

Перечень выполняемых АЛУ операций для положительной логики дан в табл.5.5. Под обозначениями 1 и 0 в столбцах «Логические функции» и «Арифметико-логические функции» следует понимать наборы 1111 и 0000, входной перенос поступает в младший разряд слова, т.е. равен 000 ci . Логические операции поразрядные, т.е. логическая операция * над словами А и В обозначает, что ai * bi при отсутствии взаимо-

влияния разрядов. При арифметических операциях учитываются межразрядные переносы.

143

Шестнадцать логических операций позволяют воспроизводить все функции двух переменных. В арифметико-логических операциях встречаются и логические и арифметические операции одновременно. Запись типа A B A B следует понимать так: вначале выполняется операция инвертирования ( B ), далее – операция логического сложения ( A B ), после нее – операция логического умножения ( A B ), а затем полученные указанным образом два четырехразрядных числа складываются арифметически.

Для выполнения операций над словами большей разрядности, чем разрядность серийно выпускаемых АЛУ (они, как правило, четырехразрядные), последние соединяются друг с другом с организацией последовательных или параллельных переносов. Схема соединения АЛУ с организацией последовательных переносов приведена на рис. 5.34.

Для построения многоразрядных АЛУ с организацией параллельных переносов требуются специальные микросхемы: блоки ускоренного переноса (CRU, Carry Unit). Блок ускоренного переноса получает от отдельных АЛУ функции генерации и прозрачности, а также входной перенос и вырабатывает сигналы переноса по формулам, приведенным ранее. Кроме того, CRU вырабатывает и функции генерации и прозрачности для всей группы обслуживаемых им АЛУ, что при необходимости позволяет организовать параллельный перенос на следующем уровне (между несколькими группами из четырех АЛУ). На рис. 5.35 приведена схема шестнадцатиразрядного АЛУ с использованием блока ускоренного переноса (линии ввода операндов, выбора выполняемых функций не показаны).

144

Произведение выражается числом Pm n Pm n-1Pm n-2 ...P1P0 . Члены ви-

да aibj, где i=0…(m-1) и j=0…(n-1) вырабатываются параллельно во времени конъюнкторами. Их сложение в столбцах, которое можно выполнять разными способами, составляет основную операцию для умножителя и определяет почти целиком время перемножения.

Матричные перемножители могут быть просто множительными блоками (МБ) или множительно-суммирующими блоками (МСБ), последние обеспечивают удобство наращивания размерности умножителя.

5.6.1. Множительно-суммирующие блоки

МСБ реализуют операцию P=AmxBn+Cm+Dn, т.е. добавляют к произведению два слагаемых: одно разрядности m, совпадающей с разрядностью множимого, другое разрядности n, совпадающей с разрядностью множителя. Множительно-суммирующий блок для четырехразрядных операндов без набора конъюнкторов, вырабатывающих члены вида aibj, приведен на рис. 5.36. В схеме использованы полные сумматоры. Для построения МСБ чисел равной разрядности требуется n2 конъюнкторов и n2 одноразрядных сумматоров.

146

умножители малой размерности (2х2, 4х4, 4х2 и др.). В сериях БИС размерности умножителей значительно больше. В серии 1802, например, имеются умножители 8х8, 12х12, 16х16 (ВР3, ВР4 и ВР5 соответственно). Зарубежные производители (BIT, Hitachi и др.) разработали умножители размерности 16х16 и более со временем умножения 3…5 нс.

5.7 Преобразователи кодов

Как известно, операция вычитания в вычислительных устройствах заменяется операцией сложения с отрицательным числом, представленным в инверсных кодах: обратном и дополнительном.

5.7.1. Преобразователь прямого кода в обратный

Для считывания обратного кода с регистра используется выраже-

ние:

x 1 x x 0 x.

Рис. 5.37. Функциональная схема преобразователя прямого кода в обратный

Заметим, что если на входы такой схемы подать обратный код, то получим прямой.

148

5.7.2. Преобразователь прямого кода в дополнительный

Таким образом, дополнительный код можно получить с помощью сумматора. Но более быстрый и экономичный путь – построение логической схемы:

,

т.е. необходимо проинвертировать все разряды до последнего, равного единице, который не инвертируется:

Таким образом, для получения i-того разряда дополнительного кода нужно сложить по модулю 2 код этого разряда с дизъюнкцией всех предыдущих младших разрядов, логически умноженной на знак числа. Знаковый разряд преобразуемого числа используется как управляющий.

Рис. 5.38. Функциональная схема преобразователя прямого кода в дополнительный

149

Можно использовать вариант, обозначенный в схеме штрихами, но он даёт дополнительную задержку в схеме за счёт каскадов логических элементов ИЛИ.

5.8.Схемы контроля

5.8.1.Назначение и виды контроля

Сложность устройств обработки информации (УОИ) определяет важность операций контроля правильности их функционирования. В ряде случаев контроль жизненно важен (авиационные приборы, управление мощными энергетическими установками, мониторинг пациентов в клиниках и т.д.). Неисправное функционирование может привести к очень большим финансовым потерям. Известен факт, когда из-за ошибочно считанного из памяти кода был потерян космический аппарат (Фобос-Грунт), стоящий миллиарды рублей (5 млрд.).

Причинами нарушения нормальной работы УОИ могут быть отказы (нарушения нормальной работы из-за возникновения неисправностей, имеющих постоянный характер) и сбои (нарушения нормальной работы из-за проявления неблагоприятных факторов, в частности помех, которые в дальнейшем могут и не проявиться).

Независимо от этого, принято говорить об ошибках функционирования, поскольку для контроля и исправления ошибок в УОИ несущественен конкретный характер ошибок.

Цели контроля функционирования УОИ могут быть разными. Можно ставить задачу предотвращения ошибок в работе УОИ. Для

этого используются такие меры, как стабилизация условий окружающей среды, применение высококачественных источников питания, применение высоконадежных элементов, в том числе и переход на ИС большей степени интеграции, которые имеют более высокую надежность, чем такая же по функциональным возможностям схема, но изготовленная из МИС и СИС. Но даже при всех этих мерах вряд ли возможно полностью избавиться от отказов и сбоев.

Поэтому при проектировании ставится задача оперативного выявления ошибок или выявления и исправления ошибок в процессе работы УОИ. С этой точки зрения все устройства и процессы в УОИ можно разделить на 2 класса:

устройства и процессы, в которых информация лишь передается во времени и пространстве, количество нулей и единиц и их положение в слове не изменяется (хранение информации во всех видах запоминающих устройств, передача данных по шинам и т.д.);

150