ТСвИС / (х) архитектура устройства компьютера.ассемблер

Архитектура ЭВМ и систем К.т.н., доц. каф. ИСТ Кислицын Д.И. – ННГАСУ, 2010г.

Материнская плата

Чипсет Intel X58

Архитектура ЭВМ и систем К.т.н., доц. каф. ИСТ Кислицын Д.И. – ННГАСУ, 2010г.

Материнская плата

Чипсет Intel P55

Архитектура ЭВМ и систем К.т.н., доц. каф. ИСТ Кислицын Д.И. – ННГАСУ, 2010г.

Материнская плата

ASUSTeK P5E3 Deluxe

Архитектура ЭВМ и систем К.т.н., доц. каф. ИСТ Кислицын Д.И. – ННГАСУ, 2010г.

Архитектура ЭВМ и систем К.т.н., доц. каф. ИСТ Кислицын Д.И. – ННГАСУ, 2010г.

Материнская плата

ASUS Maximus III Extreme

Архитектура ЭВМ и систем К.т.н., доц. каф. ИСТ Кислицын Д.И. – ННГАСУ, 2010г.

Материнская плата

ASUS Maximus III Extreme

Архитектура ЭВМ и систем К.т.н., доц. каф. ИСТ Кислицын Д.И. – ННГАСУ, 2010г.

Оперативная память

Адресация ячеек памяти

Задача адресации заключается в указании на текущую ячейку памяти, к которой происходит обращение процессора. Адрес текущей ячейки как правило записывается в один или несколько регистров процессора.

Регистром называется функциональный узел, осуществляющий приѐм, хранение и передачу информации. Регистры состоят из группы триггеров.

По назначению регистры различаются на:

•аккумулятор — используется для хранения промежуточных результатов арифметических и логических операций и инструкций ввода-вывода;

•флаговые — хранят признаки результатов арифметических и логических операций;

•общего назначения — хранят операнды арифметических и логических выражений, индексы и адреса;

•указательные — хранят указатели на специальные области памяти (указатель текущей операции, указатель базы, указатель стека);

•сегментные — хранят адреса и селекторы сегментов памяти;

•управляющие — хранят информацию, управляющую состоянием процессора, а также адреса системных таблиц.

Архитектура ЭВМ и систем К.т.н., доц. каф. ИСТ Кислицын Д.И. – ННГАСУ, 2010г.

Оперативная память

Адресация ячеек памяти

Непосредственная адресация – указание в команде самого значения операнда, а не его адреса.

Прямая адресация - указание в команде непосредственно абсолютного адреса операнда. Косвенная адресация - указание в команде регистра или адреса ячейки памяти, в которой

находится абсолютный адрес операнда или его составляющие.

Ассоциативная адресация - указание в команде не адреса, а идентифицирующего содержательного признака, подлежащего выборке.

Неявная адресация – адрес операнда в команде не указан, но он подразумевается кодом операции.

Относительная адресация - исполнительный адрес определяется как сумма адресного кода команды и базового адреса, как правило хранящегося в специальном регистре — регистре базы. Относительная адресация позволяет при меньшей длине адресного кода команды обеспечить доступ к любой ячейке памяти.

Стековая адресация — структура данных с методом доступа к элементам LIFO (англ. Last In

— First Out, «последним пришел — первым вышел»). Чаще всего принцип работы стека сравнивают со стопкой тарелок: чтобы взять вторую сверху, нужно снять верхнюю. Добавление элемента, называемое также проталкиванием (push), возможно только в вершину стека (добавленный элемент становится первым сверху). Удаление элемента, называемое также выталкивание (pop), возможно также только из вершины стека, при этом, второй сверху элемент становится верхним. Стеки широко применяются в вычислительной технике — в частности, для отслеживания точек возврата из подпрограмм используется стек вызовов, который является неотъемлемой частью архитектуры большинства современных процессоров.

Архитектура ЭВМ и систем К.т.н., доц. каф. ИСТ Кислицын Д.И. – ННГАСУ, 2010г.

Оперативная память

SDRAM DIMM - синхронная динамическая память с произвольным доступом. Массовый выпуск SDRAM начался в 1993 году. Первоначально этот тип памяти предлагался в качестве альтернативы для дорогой видеопамяти (VRAM), однако вскоре SDRAM завоевал популярность и стал применяться в качестве ОЗУ, постепенно вытесняя другие типы динамической памяти.

Синхронная работа SDRAM в отличие от стандартной и асинхронной DRAMs, имеет таймер ввода данных, таким образом системный таймер, который пошагово контролирует деятельность микропроцессора, может также управлять работой SDRAM. Это означает, что контроллер памяти знает точный цикл таймера на котором запрошенные данные будут обработаны. В результате, это освобождает процессор от необходимости находится в состоянии ожидания между моментами доступа к памяти.

SDR (Single Data Rate) SDRAM

DDR (Double Data Rate) SDRAM

DDR2 SDRAM

DDR3 SDRAM

RDRAM - разработана компанией Rambus в 1996 г. Более производительная, чем DDR. Недостатки:

Θвысокая стоимость;

Θпарная установка модулей;

Θжѐсткие требования для разработчиков материнских плат.