3.3. Эмиттерно-связанная логика
Микросхемы эмиттерно-связанной логики (ЭСЛ) являются самыми быстродействующими из всех типов логик, и обеспечивается это за счет целого ряда особенностей этой логики.
Главная особенность эмиттерно-связанной логики (ЭСЛ), повышающая ее быстродействие, заключается в том, что схема ее логического элемента основана на дифференциальном усилителе (балансном каскаде), дифференциальном переключателе тока, два транзистора которого переключают ток и не попадают в режим насыщения. Благодаря этому значительно сокращается время выхода транзисторов логического элемента из открытого состояния и существенно повышается общее быстродействие.
На рис. 3.5 приведена принципиальная схема базового логического элемента ЭСЛ, выполняющий функцию ИЛИ-НЕ. На транзисторах VT1, VT2 и VT3 выполнен токовый переключатель, обеспечивающий получение логических функций ИЛИ-НЕ на коллекторе VT2 и ИЛИ на коллекторе VT3. В качестве источника тока в эмитторной цепи транзисторов VT1, VT2 и VT3 используется высокоомный резистор R5. Величина тока, задаваемая этим источником, и сопротивления резисторов R3 и R4 подбираются такими, чтобы исключить режим насыщения транзисторов в открытом состоянии независимо от разброса усиления этих транзисторов, что невозможно обеспечить в обычных ТТЛ сериях (а также в рассматриваемых ниже элементах на КМОП транзисторах).
На транзисторе VT4 и диодах VD1 и VD2 выполнен источник опорного напряжения. Это напряжение, уровень которого находится примерно посередине между уровнями, соответствующими логическим 0 и 1, подается на базу транзистора VT3. Поэтому транзистор VT3 будет закрыт, если хотя бы на один из входов подано
Рис. 3.5. Схема элемента ИЛИ-НЕ эмиттерно-связанной логики
напряжение более высокого уровня (лог. 1) и открыт, если на всех входах имеется напряжение низкого уровня (лог. 0). Логическая информация с коллекторов VT2 и VT3 с целью увеличения нагрузочной способности логического элемента поступает на базы выходных эмиттерных повторителей, выполненных на транзисторах VT5 и VT6. Эмиттерные повторители также осуществляют смещения уровней выходных напряжений для совместимости логических элементов этой серии по входу и выходу.
3.4. Логика на комплементарных моп транзисторах
3.4.1. Принципиальные схемы элементов
Микросхемы на комплементарных транзисторах строятся на основе МОП транзисторов с n- и p-каналами. Принципиальные схемы таких логических элементов приведены на рис. 3.6. На схемах для упрощения понимания принципов работы микросхемы не показаны защитные и паразитные диоды.
Простейший логический элемент – это инвертор. Его схема приведена на рис. 3.6, а. Один и тот же потенциал открывает транзистор с n-каналом и закрывает транзистор с p-каналом. При формировании логической единицы открыт верхний транзистор, а нижний закрыт. В результате элементы микросхемы ток не потребляют. При формировании логического нуля открыт нижний транзистор, а верхний закрыт. И в этом случае микросхема ток не потребляет.
Особенностью микросхем на комплементарных МОП транзисторах является то, что в этих микросхемах в статическом режиме ток практически не потребляется. Потребление тока происходит только в момент переключения микросхемы из единичного состояния в нулевое и наоборот. Этим током производится перезаряд паразитной емкости нагрузки.
Принципиальная схема элемента "2И-НЕ", выполненного на комплементарных МОП транзисторах приведена на рисунке 3.6, б. В этой схеме можно было бы применить в верхнем плече обыкновенный резистор, однако при формировании низкого уровня схема постоянно потребляла бы ток. Вместо этого, в качестве нагрузки используются p-МОП транзисторы. Эти транзисторы образуют активную нагрузку. Если на выходе требуется сформировать высокий потенциал, то транзисторы открываются, а если низкий – то закрываются.
В приведенной на рис. 3.7, б схеме ток от источника питания на выход микросхемы будет поступать через один из транзисторов, если хотя бы на одном из входов (или на обоих сразу) будет присутствовать низкий потенциал (уровень логического 0). Если же на обоих входах будет присутствовать уровень логической 1, то оба p-МОП транзистора будут закрыты и на выходе микросхемы сформируется низкий потенциал. В этой схеме, если транзисторы верхнего плеча будут открыты, то транзисторы нижнего плеча будут закрыты, поэтому в статическом состоянии ток микросхемой от источника питания потребляться не будет.
Логический элемент "ИЛИ-НЕ", выполненный на КМОП транзисторах, представляет собой параллельное соединение ключей с электронным управлением (см. рис. 3.6, в). Как и в предыдущей схеме, вместо резистора в качестве нагрузки используются p-МОП транзисторы. Ток от источника питания на выход микросхемы поступает только в случае, если все транзисторы в верхнем плече будут открыты, т.е. если сразу на всех входах будет присутствовать низкий потенциал (уровень логического 0). Если же хотя бы на одном из входов будет присутствовать уровень логической 1, то верхнее плечо будет закрыто, и ток от источника питания поступать на выход микросхемы не будет.
В настоящее время именно КМОП микросхемы получили наибольшее развитие. Причем наблюдается постоянная тенденция к снижению напряжения питания. Первые серии микросхем, такие как К1561 (иностранный аналог C4000В), обладали достаточно широким диапазоном изменения напряжения питания (от 3 до 18 В). При этом при понижении напряжения питания у конкретной микросхемы понижается ее предельная частота работы. В дальнейшем, по мере совершенствования технологии производства, появились улучшенные микросхемы с лучшими частотными свойствами и меньшим напряжением питания.