- •Лабораторная работа № 6 Исследование преобразователей кодов на сумматорах
- •6.1 Теоретическое введение
- •6.2 Пример построения пороговых схем в пакете Multisim
- •6.3 Пример построения мажоритарного элемента в пакете Multisim
- •6.4 Построение преобразователей
- •6.4.1 Прямой, обратный и дополнительный коды
- •6.4.2 Преобразователь прямого кода в дополнительный код
- •6.4.3 Преобразователь дополнительного кода в прямой код
- •6.4.4 Преобразователь прямого кода в обратный код
- •6.4.5 Преобразователь обратного кода в прямой
- •6.4.6 Построение преобразователя двоичного кода в двоично-десятичный
- •6.4.7 Построение преобразователя двоично-десятичного кода в двоичный код
- •6.4.8 Построение преобразователя двоичного кода в код Грея
- •6.5 Моделирование исследуемых схем на эвм с применением пакета Multisim
- •6.7 Контрольные вопросы
6.5 Моделирование исследуемых схем на эвм с применением пакета Multisim
В данной лабораторной работе комбинационные схемы на сумматорах исследуются моделированием их на ЭВМ с помощью пакета прикладных программ Electronics Workbench версии 6.2 (Multisim), а также в пакете Max+ Plus2.
При выполнении лабораторной работы используются полусумматоры, сумматоры и разрядные сумматоры.
Блок создаётся нажатием клавиш «CTRL» + «B».
Таблица 6.6 Таблица истинности полусумматора
A |
B |
P |
S |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
Таблица 6.7 Таблица истинности одноразрядного сумматора
A |
B |
P0 |
S |
P |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Таблицу истинности для микросхем можно получить сначала выделив её, а затем нажав клавишу F1.
Вам необходимо собрать схему согласно Вашему варианту. Провести моделирование. Получите таблицы истинности для схемы. Сумматоры берутся из библиотек, описанных в первой работе.
6.6 Порядок проведения работы в пакете MAX+plus II
В качестве примера приведем построение пороговой схемы 5/9. На входе будет единица, если на 5-ти или более входов будет единица.
Сумматоры в пакете MAX+plus II сдвоенные, т.е. два полных сумматора объединены в одной схеме. Это позволяет упростить построение.
Схема имеет номер 74183 (FULL ADDER) и находится в библиотеке mf.
В соответствии с порядком создания пороговой схемы, приведенном выше, получаем:
Рис. 6.61 Пороговая схема 5/9
Задаем входные сигналы. Для этого подаем последовательно единицу сначала на один вход, затем на два и т.д.:
Рис. 6.62 Входные сигналы
Запускаем компилятор, затем симулятор. Проводим анализ временных задержек между входами и выходом:
Рис. 6.63 Матрица задержек
Нажав в окне симулятора кнопку Open SCF, получаем результат работы схемы:
Рис. 6.64 Временные диаграммы
Из графика видно, схема срабатывает тогда, когда больше, чем на четырех входах сигнал высокого уровня (единица), что и требуется по заданию.
6.7 Контрольные вопросы
Чем отличается полусумматор от сумматора? Как построить сумматор для n-разрядных чисел?
По каким признакам классифицируют сумматоры?
Что называется пороговой схемой и для решения каких задач она применяется?
Что называется мажоритарным элементом и для решения каких задач он применяется?
Как формируется код Грея и для решений каких задач он используется?
Что такое умножители двоичных чисел?
Для чего применяются умножители?
Какие умножители называются матричными?
Какие виды умножителей Вы еще знаете?
В чем отличие матричного умножителя от быстрого умножителя?
В чем отличие матричного умножителя от последовательного умножителя?
В чем отличие последовательного умножителя от быстрого умножителя?
Что такое частичные произведения?
Какой метод вычисления произведения называется модифицированным алгоритмом Бута?
Почему все вычисления проще выполнять при представлении чисел в двоичном коде?
Какой метод умножения называется последовательным?