цифровая электроника / Вопросы по курсу Цифровая электроника 2005
.docВопросы по курсу Цифровая электроника 2005
Раздел - комбинаторная логика.
|
Системы счисления: десятичная, двоичная, восьмеричная, шестнадцатеричная. Способы перевода чисел из одной системы в другую. Пример преобразования. |
|
Коды представления двоичных чисел: двоичный, двоично-десятичный, дополнительный, код Грея. Пример записи числа в различных кодах. |
|
Арифметические операции над двоичными числами. Примеры операций сложения, умножения и вычитания. Использование дополнительного кода. |
|
Определение комбинаторной логики. Логические переменные. Основные логические функции. Таблицы истинности. Построение логических выражений по таблице истинности. Пример. |
|
Постулаты Булевой алгебры. Теория де Моргана. Дизъюнктивная нормальная форма. Задача на использование постулатов алгебры для преобразования логических выражений. |
|
Минимизация логических выражений с использованием карт Карно для 3 и 4 логических переменных. |
|
Синтез комбинаторных схем по таблицам истинности с проведением минимизации по Карно. Пример для схемы с четырьмя входами. |
|
Способы реализации дизъюнктивных форм: на основных логических элементах; с использованием элементов И-ИЛИ-НЕ. Расширители по ИЛИ. |
|
Шифраторы. Построение на основных логических элементах. Шифраторы на диодах. |
|
Дешифраторы. Основные принципы построения. Дешифраторы двоичного и двоично-десятичного кода в код семисегментных индикаторов. |
|
Семисегментные светодиодные индикаторы. Индикаторы с общим анодом и общим катодом. Принципы построения и управления. Расчет добавочных резисторов. |
|
Мультиплексоры и демультиплексоры. Области применения и схемы построения на основных логических элементах. |
|
Исключающее ИЛИ и схемы на его основе: контроль по четности, полусумматоры, управляемый инвертор. |
|
Полные сумматоры, вычитатели. Способы наращивания разрядности. Цифровые компараторы. Понятие об арифметическо-логических устройствах (АЛУ). |
|
Надежность передачи и хранения двоичных данных. Контроль по четности. |
|
Резисторно-диодная логика (РДЛ), диодно-транзисторная логика (ДТЛ), высокоуровневая логика. Логические уровни, схемы построения и основные характеристики. |
|
Транзисторно-транзисторная логика (ТТЛ). Схема основного элемента (2И-НЕ). Основные параметры. |
|
Основные серии ТТЛ логики (стандартная, с диодами Шотки, с низким энергопотреблением, FAST) и их сравнительный анализ. Быстродействие, мощность потребления, коэффициент разветвления. |
|
Микросхемы с открытым коллектором. Обозначение, внутреннее устройство и основные области использования. Монтажное И. |
|
Микросхемы с тремя состояниями. Обозначение, внутреннее устройство и основные области использования. |
|
КМОП-логика. Базовые схемы (инвертор, 2И-НЕ, 2ИЛИ-НЕ). Основные параметры. |
|
КМОП в сравнении с ТТЛ-серией. Способы сопряжения ТТЛ и КМОП логики. |
|
Раздел - последовательная логика. |
|
Определение последовательной логики. Триггер. Типы триггеров. |
|
Простой и стробируемый RS триггеры. Построение на элементах 2И-НЕ, 2ИЛИ-НЕ. Таблицы истинности. Обозначения. Примеры использования RS триггеров. |
|
Потенциальный D триггер. Построение на элементах 2И-НЕ, 2ИЛИ-НЕ. Таблицы истинности. Обозначения. Примеры использования. Прозрачность. |
|
Двухстадийный (MS) D триггер. Построение на базе потенциальных D триггеров. Таблици истинности. Обозначения. Примеры использования. Дополнительные асинхронные входы. Приоритеты при наличии дополнительных входов. |
|
Универсальный JK триггер. Таблицы истинности. Обозначения. Примеры использования. Дополнительные асинхронные входы. Приоритеты при наличии дополнительных входов. |
|
Счетный T триггер. Построение на базе D триггера. Использование JK триггера в качестве счетного. Таблицы истинности и временные диаграммы. Примеры использования. |
|
Триггер Шмидта. Основные свойства и области применения. |
|
Классификация счетчиков их обозначения и основные свойства. |
|
Построение асинхронных двоичных счетчиков-делителей на базе D и JK триггеров. Временные диаграммы при прямом и обратном счете. Наращивание асинхронных счетчиков. Дополнительные входы. |
|
Варианты построения счетчиков-делителей по заданному модулю при использовании простых двоичных счетчиков и счетчиков с возможностью параллельной загрузки. Временные диаграммы. |
|
Построение синхронных двоичных счетчиков-делителей на базе D и JK триггеров. Временные диаграммы при прямом и обратном счете. Синхронное и асинхронное наращивание синхронных счетчиков. Дополнительные входы. Преимущества синхронных счетчиков. |
|
Параллельные регистры. Построение на базе D триггеров. Обозначения. Таблицы истинности и основные области использования. Дополнительные входы параллельных регистров. Регистры с тремя состояниями выхода и выходом типа ОК. |
|
Регистры сдвига. Построение на базе D триггеров. Обозначения. Таблицы истинности и основные области использования. Дополнительные входы. Универсальные регистры. |
|
Цифровые автоматы. Общая структура и основные принципы работы. Состояния и переходы автомата. |
|
Основные этапы синтеза цифрового автомата. Формирование списка входных воздействий. Определение состояний автомата. Построение упрощенного графа. Построение полного графа автомата с учетом наличия неиспользованных состояний, приоритетов и начальной установки. |
|
Классификация типов запоминающих устройств. |
|
Постоянные запоминающие устройства. Типы, устройство. Области применения. |
|
Организация статических запоминающих устройств. Шины адреса, данных и управления. Основные свойства. Способы наращивания. |
|
Принципы работы динамических запоминающих устройств. Сравнительный анализ статической и динамической памяти. Области применения. |
|
Шины адреса, данных и управления микросхем динамической памяти. Сигналы RAS и CAS. Регенерация. Основные принципы организации систем управления динамической памяти. Мультиплексирование адресной шины, сигнал MUX. |
|
Программируемая логика. Микросхемы PLA, PAL, CPLD, FPGA. |
|
Формирователи импульсов. (По материалам лабораторных работ) |