
- •1 Основные понятия вычислительной техники: микропроцессор, микроконтроллер, мпс, архитектура эвм. Обобщённая схема эвм. Характеристики мп.
- •2 Характеристики мп. Классификация мп. Этапы развития мп техники
- •3 Структурная организация мпс. Виды архитектуры мпс. Архитектура типа sisd
- •4 Структурная организация мпс. Виды архитектуры мпс. Архитектура типа siмd
- •5 Структурная организация мпс. Виды архитектуры мпс. Архитектура типа misd u mimd
- •6 Структурная организация мпс. Виды архитектуры мпс. Архитектура типа мпвс
- •7 Структурная организация мпс. Виды архитектуры мпс. Архитектура типа ммвс
- •8 Организация пространства ввода –вывода и пространства памяти мпс. Магистрально модульный принцип организации мпс.
- •9 Шинная организация мпс. Архитектура с иерархией шин. Магистраль микропроцессорной системы.
- •10 Состав шин в магистральной организации мпс. Назначение и характеристики шин мпс.
- •11 Организация обмена по магистрали. Типовые циклы обмена по магистрали. Система основных управляющих сигналов.
- •12 Простые циклы обмена по магистрали. Схема соединения памяти с магистралью.Временные диаграммы процесса чтения/записи в памяти.
- •15 Последовательности циклов и пакетная передача данных. Временная диаграмма процесса чтения/записи в памяти. Сравнение с простым циклом обмена по магистрали.
- •16 Механизм транзакций. Протокол с расщеплением транзакций.
- •17 Структура запоминающих устройств, характеристики зу. Классификация устройств памяти.
- •18 Классификация п/п зу. Разновидности и особенности работы статистических озу.
- •19 Классификация п/п зу. Разновидности и особенности работы динамических озу.
- •21 Классификация п/п зу. Последовательные и ассоциативные зу. Стековая память.
- •22 Архитектура подсистемы памяти мпс. Функции памяти. Многоуровневая структура памяти мпс.
- •23 Характеристики основной памяти мпс. Процедура расслоения обращений к памяти. Защита к основной памяти.
- •24 Характеристики кэш-памяти мпс. Состав и принцип работы кэш-памяти
- •25 Концепция виртуальной памяти мпс. Страничная организация виртуальной памяти. Способы страничной организации.
- •26 Концепция виртуальной памяти мпс. Сигментная организация виртуальной памяти. Комбинированная организация виртуальной памяти. Стратегии замены блоков в основной памяти.
- •28 Тактовый генератор для микроконтроллера
- •29 Перефирийные устройства микроконтроллеров
- •30 31 Перефириное устройство мк avr. 8- битный таймер/счётчик.
- •32 Перефириное устройство мк avr. Аналогово-цифровой преобразователь.
- •33 Прерывание микроконтроллера avr.
- •34 Архитектура микропроцессора risc u cisc.
- •35 Сравнение архитектур risc u cisc
- •Двоичные переменные и переключательные функции
11 Организация обмена по магистрали. Типовые циклы обмена по магистрали. Система основных управляющих сигналов.
Организация обмена по магистрали
Команды и данные передаются между МП и другими устройствами системы в ходе операции обмена, которая может включать один или несколько магистральных циклов, т.е. физический обмен через магистраль выполняется машинными словами определенной разрядности в виде следующих друг за другом обращений к магистрали.
Время осуществления одного считывания, записи, ввода или вывода называется циклом обращения к магистрали или просто циклом магистрали (циклом шины).
За один цикл обращения к магистрали между МП, памятью или периферийным устройством передается одно слово.
Типовые циклы магистрали
Основные циклы магистрали связаны с возможными операциями, выполняемыми в МПС. К ним относятся циклы чтения и записи.
При совмещенном вводе/выводе по этим циклам осуществляется как обращение к памяти, так и к портам ввода/вывода.
При изолированном вводе/выводе эти циклы разделяются на циклы обращения к памяти и цикла обращения к портам ввода/вывода.
12 Простые циклы обмена по магистрали. Схема соединения памяти с магистралью.Временные диаграммы процесса чтения/записи в памяти.
Элементарным интервалом времени при реализации протоколов обмена по магистрали является такт магистрали, равный одному периоду синхросигнала.
Каждый цикл шины содержит несколько тактов.
Протокол обмена по магистрали предполагает выполнение определенной последовательности действий:
1) адресация памяти или порта ввода/вывода;
2) коммутация направления передачи (задание операции обмена – чтение или запись);
3) передача данных (выполнение операции обмена);
4) фиксация данных.
Стандартный цикл магистрали содержит четыре обязательных такта T1 – T4
13 Простые циклы обмена по магистрали. Схема соединения портов ввод/вывода с магистралью. Временная диаграмма процесса ввод/вывода данных спомощью простых циклов.
Элементарным интервалом времени при реализации протоколов обмена по магистрали является такт магистрали, равный одному периоду синхросигнала.
Каждый цикл шины содержит несколько тактов.
Протокол обмена по магистрали предполагает выполнение определенной последовательности действий:
1) адресация памяти или порта ввода/вывода;
2) коммутация направления передачи (задание операции обмена – чтение или запись);
3) передача данных (выполнение операции обмена);
4) фиксация данных.
Стандартный цикл магистрали содержит четыре обязательных такта T1 – T4
14 Совмещение адресной шины и шины данных. Временная диаграмма работы МПС с совмещённой шиной адреса и данных. Механизм конвейерного формирования адреса
(МКФА). Структурная схема реализации МКФА и её временная диаграмма работы.
,,
В некоторых МП с целью сокращения физической ширины магистрали используют совмещение адресной шины и шины данных (AB+DB=AD).
Этап передачи адреса по совмещенной шине адреса/данных AD (Address/Data Bus) отделяется по времени от этапа передачи данных и стробируется спец.сигналом ALE (Address Latch Enable), который включается в состав шины управления.
Такую магистраль называют двухшинной с совмещенными шинами передачи адреса и данных.
Если разрядность данных меньше разрядности адреса, то по AD передаются только младшие разряды адреса, а старшие передаются по адресной шине.
По сигналу ALE адресная информация фиксируется во внешнем (по отношению к МП) адресном регистре-фиксаторе.
Обычно каждый модуль МПС с двухшинной магистралью содержит локальный адресный регистр, но может быть использован и один общий регистр. В результате МП с двухшинной организацией преобразуется в МП с тремя шинами.
. Механизм конвейерного формирования адреса при передаче данных.
Механизм конвейерного формирования адреса (МКФА) предусматривает возможность начала нового цикла, не дожидаясь завершения физического обмена данными предыдущего цикла.
Опережающее начало нового цикла осуществляется за счет более раннего начала формирования адреса МП и выполнения дешифрации этого адреса устройством памяти или ввода/вывода.