- •Разработка гипотетической эвм
- •Оглавление.
- •Цель курсового проекта.
- •Задание на курсовой проект.
- •Исходные данные к курсовому проекту.
- •Разработка и описание структурной схемы эвм.
- •Разработка основных блоков эвм.
- •1. Центральный процессор.
- •2. Система прерываний.
- •Принцип работы системы прерываний.
- •3. Страничная оперативная память.
- •Страничная организация памяти.
- •4. Кэш данных, Кеш команд.
- •5. Система ввода – вывода.
- •6. Блок синхронизации.
- •7. Таймер.
- •8. Монитор.
- •9. Клавиатура.
- •Разработка функциональной схемы блока tlb.
- •Алгоритм работы tlb.
- •Литература.
8. Монитор.
Монитор служит для представления итоговых данных, для постоянного наблюдения за различными действиями вычислительной машины.
Монитор, как и всякое другое периферийное устройство, подключается через контроллер (видеоадаптер) к системной шине.
Также следует отметить, что монитор является пассивным устройством, которое не выдает данные и управляющие сигналы, а просто отображает динамически изменяющуюся информацию.
Рис. 6. Схема подключения монитора.
9. Клавиатура.
Клавиатура является основным устройством ввода, обеспечивающее общение пользователя с ЭВМ. Она содержит контроллер клавиатуры, который воспринимает каждое нажатие на клавишу и выдает последовательный скан-код. Скан-код представляет собой идентификационный номер, присвоенный каждой клавише.
При поступлении скан-кода из порта вызывается прерывание клавиатуры, приоритетность которого выше всех остальных периферийных устройств. Процессор моментально прекращает обработку текущей операции и выполняет процедуру, анализирующую скан-код, который может содержать управляющий код, например: "Ctrl‑Alt‑Delete" (прерывание от клавиатуры должно обрабатываться на микро уровне).
Для того, чтобы ЦП успевал обрабатывать все нажатия клавиш, контроллер клавиатуры должен иметь буфер FIFO.
Рис. 7. Схема подключения клавиатуры.
Разработка функциональной схемы блока tlb.
Адресный кэш представляет собой сверхоперативную память небольшого размера, предназначенную для хранения информации, необходимой для преобразования виртуальных адресов в физические.
При каждом преобразовании номера виртуальной страницы в номер физической страницы результат заносится в TLB. Таким образом, в TLB попадают результаты нескольких последних операций трансляции адресов. При каждом обращении к ОП преобразователь адресов сначала производит поиск в памяти TLB номера требуемой виртуальной страницы. При попадании адрес соответствующей физической страницы берется из памяти данных TLB. Если в TLB зафиксирован промах, то процедура преобразования адресов производится с помощью страничной таблицы, после чего осуществляется запись новой пары «номер виртуальной страницы — номер физический страницы» в TLB.
Для сокращения аппаратных затрат будем применять кэш-память с прямым размещением. Адрес от процессора делится на три части. Младшие разряды (смещение) определяют положение слова в странице. Средние позволяют выбрать одну из строк кэш-памяти. Оставшиеся старшие образуют тег. По адресу строки производится считывание. Полученный тэг сравнивается со старшими разрядами адреса и, если есть совпадение и если признак присутствия страница в ОП установлен, вырабатывается сигнал hit выдачи информации. Структура кэш-памяти приведена на рис. 7.
-
Тег (28..21)
P (20)
Номер страницы (19..0)
Рис. 8. Структура кеш-памяти.
Выберем размер кэша как 4Кх29.
Рис.9. Функциональная схема адресного кэша
