Монитор.
Монитор служит для представления итоговых данных, для постоянного наблюдения за различными действиями вычислительной машины.
Монитор, как и всякое другое периферийное устройство подключается через контроллер (видеоадаптер) к системной шине.
Также следует отметить, что монитор является пассивным устройством, которое не выдает данные и управляющие сигналы, а просто отображает динамически изменяющуюся информацию.
ШД ША
Рис. 5 Схема подключения монитора.
Таймер.
Большинство микроЭВМ содержит источник реального времени - часы и таймер. Таймер предназначен для деления машинного времени на временные интервалы для эффективного использования процессора при работе с периферийными устройствами. Он обеспечивает совместную работу ЦП и ПУ в реальном масштабе времени, осуществляя разбиения машинного времени на равные интервалы времени.
В качестве таймера можно использовать микросхему КР580ВИ53 предназначенную для организации работы микропроцессорной системы в режиме реального времени.
С помощью таймера можно задавать определённые промежутки времени, по истечении которых происходит прерывание. Особенное применение прерываний таймера основанное на независимости работы микросхемы от процессора - регенерация оперативных запоминающих устройств, т.е. например каждые ... мс таймер выдаёт запрос на прерывание наивысшего приоритета, по наступлении которого производится регенерация памяти
Клавиатура.
Клавиатура является одним из основных устройств ввода, обеспечивающих общение пользователя с ЭВМ. Она содержит контроллер клавиатуры, который воспринимает каждое нажатие на клавишу и выдает последовательный скан-код. Скан-код представляет собой идентификационный номер, присвоенный каждой клавише.
При поступлении скан-кода из порта вызывается прерывание клавиатуры, приоритетность которого выше всех остальных периферийных устройств. Процессор моментально прекращает обработку текущей операции и выполняет процедуру, анализирующую скан-код, который может содержать управляющий код, например: "Ctrl- Alt- Delete" (прерывание от клавиатуры должно обрабатываться на микро уровне).
Для того, чтобы ЦП успевал обрабатывать все нажатия клавиш, контроллер клавиатуры должен иметь буфер FIFO.
ШД ША
Запрос на прерывание
Рис.6 Схема подключения клавиатуры.
Разработка кэша данных.
Кэш-память содержит два одинаковых блока ЗУ (первый и второй) и одноразрядную память признаков S «недавнего использования» блоков. В каждом блоке имеются разряды для хранения кода Tag, который отображает старшую часть адреса ячейки-оригинала (биты 12-21 с ША) и разряды D, в которых содержится копия 32-разрядной ячейки ОЗУ.
4Кслов
Рис. 7 Внутренняя организация кэша данных.
Такая структура позволяет удвоить объем кэша не увеличивая количество адресуемых ячеек. В данной работе рассматривается двух блочная организация кэша (в реальных системах количество блоков от 4 и более).
Если процессор установил на шине адрес некоторой ячейки ОЗУ и признак чтения, то:
С помощью разрядов 0-11 адреса выбирается одна из 4К ячеек кэш-памяти. На выходы накопителя кэш-памяти поступает информация из обоих блоков, а именно коды Tag и данные D (по 32 бита из каждого блока).
С помощью двух компараторов сравниваются старшие разряды поступившего из процессора адреса с соответствующими разрядами, считанными из первого и второго блоков. Если совпадение не зарегистрировано ни первым, ни вторым компаратором, то это означает, что копия затребованной ячейки ОЗУ в кэш-памяти отсутствует. Если произошло совпадение кодов на входах одного из компараторов, то вырабатывается сигнал cache=1 и через мультиплексор MS в 32-разрядную шину данных посылается слово из соответствующего блока кэш-памяти. Одновременного совпадения кодов на входах обоих компараторов быть не может.
Если cache=1, то процессор получает требуемые данные, а разряд S кэш-памяти устанавливается в 0 или 1 в зависимости от того, из какого блока была выдана информация в процессор. Этот разряд, таким образом, отражает очередность обращения к блокам, и по нему можно определить, какая информация более «свежая».
Если cache=0, то разряд S остается без изменения, схема управления осуществляет выбор из ОЗУ 32-разрядного слова по адресу, определяемому разрядами 0-21. Считанное из ОЗУ слово должно быть записано в кэш-память. Адрес ячейки известен - он определяется разрядами 0-11 кода, установленного процессором на шине. Чтобы определить, в какой блок следует записать считанное слово, анализируется разряд S выбранной ячейки кэш-памяти. В зависимости от его состояния определяется более устаревшая информация, которая затем заменяется новой, после чего состояние разряда S инвертируется. При записи 32-разрядный код записывается в разряды D соответствующей ячейки первого или второго блока. В разрядах Tag ячейки выбранного блока запоминается группа разрядов 12-21 адреса, поступившего с ША.
При необходимости записи данных в ОП используется алгоритм сквозной записи, т.е. запись осуществляется одновременно в кэш и в ОП.
Шина
адреса
[0-11] [12-21]
ШУ
ШД
cache
Рис. 8 Функциональная схема кэша.
Список литературы.
1. Каган Б. М. Электронные вычислительные машины и системы: Учеб. пособие для вузов.-3-е изд., перераб.и доп.-М.: Энергоатомиздат, 1991.
Комплект БИС К1804 в процессорах и контроллерах /В.М. Мещеряков, И.Е.Лобов,Глебов и др.; Под ред. В.Б. Смолова.-М.: Радио и связь, 1990.
3. Лекции по курсу "Организация ЭВМ".
4. Соболев В.И. Схемотехника. Руководство к курсовой работе. 1997, -62с.
Приложение 1
Структурная схема ЭВМ
ШУ
ША
ШД
Ко всем тактируемым узлам ЭВМ |
системных и
периферийных запрос на
устройств прерывание