29

Московский институт электроники и математики

(Технический университет)

Кафедра “Вычислительные системы и сети”

Методические указания

по выполнению курсового проекта

по дисциплине “Организация ЭВМ ”

на тему

Моделирование процедур выборки операндов для системы команд 32-разрядных процессоров

Москва 2002

Составители: доцент, к.т.н. Иванова Е.М.

Рецензент: доцент, к.т.н. Вишнеков А.В.

УДК 681.324

Методические указания к выполнению курсового проекта по дисциплине “Организация ЭВМ”. Составитель: доц., к.т.н. Иванова Е.М., М. - МГИЭМ. - 2002г.

Методические указания являются составной частью методического обеспечения по дисциплине “Организация ЭВМ”, изучаемой студентами в рамках специальности 22.01 - “Вычислительные машины, комплексы, системы и сети”.

Основным содержанием методических указаний является изучение принципов организации работы 32-разорядных процессоров в защищенном режиме, исследование механизмов сегментации памяти, страничной переадресации, способов вычисления различных типов адресов при некоторых режимах адресации операндов, обучение грамотному составлению технического задания на курсовое проектирование и пояснительной записки.

1. Цель и практическое содержание методических указаний

1.1. Цель работы

Целью работы является обучение грамотным и понятным способам формулировки пунктов технического задания, постановки задачи, закрепление теоретических знаний по сегментной и страничной организации памяти для различных режимов работы 32-разрядных процессоров, приобретение практических навыков по составлению и моделированию алгоритмов выборки операндов из оперативной памяти и их записи с использованием языка микроопераций.

1.2. Краткое содержание

В настоящих указаниях приводится описание особенностей организации работы 32-разорядных процессоров в защищенном режиме, принципов сегментации памяти, механизмов страничной переадресации, способов вычисления различных типов адресов при некоторых режимах адресации операндов. Методические указания содержат достаточное число вариантов заданий на курсовую работу для студентов, изучающих дисциплину “Организация ЭВМ”.

2. Теоретическая часть

В теоретической части данных методических указаний особое внимание уделяется вопросам организации защищенного режима работы 32-разрядных процессоров и вычислению эффективного, исполнительного, линейного и физического адреса при выборке операндов из оперативной памяти.

Краткий обзор теоретического материала, необходимого в ходе курсового проектирования, приводится ниже.

2.1. Режимы работы процессоров

История 32-разрядных процессоров Intelначалась с процессораIntel386. Он вобрал в себя все черты своих 16-разрядных предшественников 8086/88 и 80286 для обеспечения совместимости с громадным объемом ПО, существовавшего на момент его появления.

В процессорах 80386 преодолено жесткое ограничение на длину непрерывного сегмента памяти - 64 Кбайт. Эти процессоры имеют поддержку виртуальной памяти объемом до 64 Тбайт, встроенный блок управления памятью, а также поддерживают механизмы сегментации и страничной трансляции адресов (Paging). Процессоры обеспечивают четырехуровневую систему защиты пространств памяти и ввода/вывода, а также переключение задач. Система команд расширена при сохранении всех команд 8086, 80286. Процессор может работать в одном из двух режимов и переключаться между ними достаточно быстро как в ту, так и в другую сторону:Real Address Mode- режим реальной адресации (или просто реальный режим -RealMode) иProtected Virtual Address Mode- защищенный режим виртуальной адресации (или просто защищенный режим -ProtectedMode).

Первоначальная инициализация процессора начинается с перехода его в реальный режим. В этом режиме возможна адресация до 1 Мбайт физической памяти (на самом деле, как и у 80286, почти на 64 Кбайт больше). Память строится в виде сегментов, ответственность за корректное использование которых полностью ложится на программиста. В реальном режиме ОС (например, MSDOS) не предоставляет никаких мер по защите памяти. Поэтому одна задача может «залезть» в область памяти другой.

В отличие от 16-разрядных предшественников, 32-разрядные процессоры могут функционировать в защищенном режиме. В этом режиме процессор позволяет адресовать до 4 Гбайт физической памяти, через которые при использовании механизма страничной адресации могут отображаться до 64 Тбайт виртуальной памяти каждой задачи. В данном режиме память тоже делится на сегменты, но теперь они предоставляются программисту и прикладным задачам самой ОС (например, MSWindows). К сегментам применимы все механизмы защиты, таким образом, что одна задача не может «залезть» в область памяти другой. Кроме сегментации в защищенном режиме используется механизм страничной трансляции адресов.

Системы команд для реального и защищенного режима идентичны.

В данной курсовой работе рассматривается только защищенный режим работы процессора.