Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Курсовик / shema_kurs.doc
Скачиваний:
5
Добавлен:
04.04.2013
Размер:
821.25 Кб
Скачать

МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ИНСТИТУТ

ЭЛЕКТРОНИКИ И МАТЕМАТИКИ

(технический университет)

Курсовая работа

По курсу «Схемотехника ЭВМ»

Блок управления спец-ЭВМ

Вариант 11

Выполнил:

Студент

Группа С-61

Преподаватель:

Трубочкина Н.К.

Москва 2004

Содержание

Постановка задачи.

Разработать устройство управления спец-ЭВМ, имеющее:

а) формат команды

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

Y10

код типа Адрес первого Адрес второго

передачи операнда операнда

б) структурную схему

Программа, реализуемая блоком управления, содержит набор команд:

А = ( а12,..........................an )

где:

N - число команд в программе, ai - номер команды, хранимой в ПЛМ.

В ПЛМ (или другой схеме памяти) на 4 входа и 10 выходов записана следующая информация:

Y1=Mi1(m1i1, m2i1,…………mk1i1)

Y2=Mi2(m1i2, m2i2,…………mk2i2)

………………………………….

………………………………….

Y10=Mi10(m1i10, m2i10,…………mk1i10)

где: Mij - множество номеров минтермов (m), входящих в j-ю функцию выхода ПЛМ (или другой схемы памяти).

Выбранная из ПЛМ команда должна поступать в первый регистр (РГ1). Первые два разряда команды определяют последующую передачу информации: если первые два разряда выбранной команды Y1, Y2 совпадают с содержимым регистра типа передачи (РГТП) или другой схемы, выполняющей функцию сравнения, то содержащиеся в первом регистре РГ1 адреса двух операндов ( УЗ ÷У10 ) поступают во второй регистр РГ2, в противном случае эта информация подается в третий регистр РГЗ.

Массивы минтермов:

M1 = (0,2,З,5,7,8,10,12)

М2 = (6,7,8,13,14,15)

М3 = (0,1,3,5,8,14,15)

М4 = (5,9,11,14,15)

М5 = (3,4,6,8,10,12,14)

М6 = (2,4,6,8,11,13,15)

М7 = (2,4,6,8,10,12,13,14)

М8 = (1,7,8,9,10,13,14)

М9 = (2,3,4,7,8,9,15)

М10 = (1,7,8,9,10,13,15)

М11 = (4,7,9,11,12,13,15)

М12 = (3,4,6,7,10,11,13,14)

М13 = (9,11,13,14,15,)

М14 = (0,2,4,7,8,9,13,14)

М15 = (2,6,8,10,11,12)

М16 = (0,1,3,7,9,11)

Последовательность номеров команд:

A = (1, 6, 9, 4, 3, 2, 12, 13, 7, 5, 12, 13)

Описание ПЛМ

X4X3X2X1

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

Y10

M15

M16

M5

M4

M3

M8

M7

M9

M12

M11

0

0000

0

1

0

0

1

0

0

0

0

0

1

0001

0

1

0

0

1

1

0

0

0

0

2

0010

1

0

0

0

0

0

1

1

0

0

3

0011

0

1

1

0

1

0

0

1

1

0

4

0100

0

0

1

0

0

0

1

1

1

1

5

0101

0

0

0

1

1

0

0

0

0

0

6

0110

1

0

1

0

0

0

1

0

1

0

7

0111

0

1

0

0

0

1

0

1

1

1

8

1000

1

0

1

1

1

1

1

1

0

0

9

1001

0

1

0

0

0

1

0

1

0

1

10

1010

1

0

1

0

0

1

1

0

1

0

11

1011

1

1

0

0

0

0

0

0

1

1

12

1100

1

0

1

0

0

0

1

0

0

1

13

1101

0

0

0

0

0

1

1

0

1

1

14

1110

0

0

1

1

1

1

1

0

1

0

15

1111

0

0

0

1

1

0

0

1

0

1

Введение

  1. Общий подход к проектированию конкретных блоков.

Генератор чисел постоен на JK/R триггерах

Память выполнена на ПЛМ

Регистры построены на D – триггерах

  1. Выбор схемотехнического базиса.

Основным критерием проектирования мною выбрана быстродействие схемы. Этот критерий востребован в военной промышленности. Таким образом, я выбрал вентиль ЭСЛ. Это самый быстродействующий вентиль, так ни один из транзисторов содержащихся в нем не находится в режиме насыщения. То есть требуется значительно меньшее время для переключения схемы, чем в других базисах.

  1. Выбор логического базиса.

Так как в военной промышленности основным критерием является быстродействие схемы, то я выбрал наиболее «быстрый» базис ИЛИ-НЕ-Монтажное ИЛИ

Моделирование вентиля эсл в программе схемотехнического моделирования Tanner t-Spise Pro

Изображение схемы в модуле S-Edit

Текст программы полученный в модуле T-Spise:

* SPICE netlist written by S-Edit Win32 6.02

* Written on May 19, 2004 at 21:50:43

* Waveform probing commands

.probe

.options probefilename="esl.dat"

+ probesdbfile="C:\Схемотехника ЭВМ\esl.sdb"

+ probetopmodule="Module0"

* Main circuit: Module0

R1 N1 N7 2000 TC=0.0, 0.0

Q2 N39 in2 N29 NPN area=1

Q3 Gnd N30 ili NPN area=1

Q4 Gnd N39 ili-ne NPN area=1

Q5 N39 in3 N29 NPN area=1

Q6 N39 in1 N29 NPN area=1

Q7 Gnd N27 N1 NPN area=1

Q8 N30 N1 N29 NPN area=1

D9 N27 N25 DIODE area=1

D10 N25 N13 DIODE area=1

R11 N29 N7 1180 TC=0.0, 0.0

R12 Gnd N30 300 TC=0.0, 0.0

R13 in1 N3 50 TC=0.0, 0.0

R14 Gnd N39 290 TC=0.0, 0.0

R15 ili N7 1500 TC=0.0, 0.0

R16 N13 N7 2350 TC=0.0, 0.0

R17 Gnd N27 300 TC=0.0, 0.0

R18 ili-ne N7 1500 TC=0.0, 0.0

R19 in2 N2 50 TC=0.0, 0.0

R20 in3 N5 50 TC=0.0, 0.0

v21 N7 Gnd -5.2

v22 N2 Gnd -3

v23 N5 Gnd -3

v24 N3 Gnd pulse(-1.61 -0.81 4n 2n 2n 5n 14n)

.tran 0.01n 20n

.model diode d

.model npn npn

.print tran v(ili-ne) v(ili) v(in1)

Переходная характеристика полученная в модуле W-Edit:

С помощью графика можно вычислить, что задержка переключения схемы 1 нс.

Мощность работы вентиля P = 0.5 * Epit(I0 + I1) =0.5 * 5.2 (11.76 + 11.45) = 60.35 мВт

Проектирование jk/r – триггера.

C

R

J

K

Qn

Qn+1

0

0

0

0

0

0

0

0

0

0

1

1

0

0

0

1

0

0

0

0

0

1

1

1

0

0

1

0

0

0

0

0

1

0

1

1

0

0

1

1

0

0

0

0

1

1

1

1

0

1

0

0

0

0

0

1

0

0

1

1

0

1

0

1

0

0

0

1

0

1

1

1

0

1

1

0

0

0

0

1

1

0

1

1

0

1

1

1

0

0

0

1

1

1

1

1

1

0

0

0

0

0

1

0

0

0

1

1

1

0

0

1

0

0

1

0

0

1

1

0

1

0

1

0

0

1

1

0

1

0

1

1

1

0

1

1

0

1

1

0

1

1

1

0

1

1

0

0

0

0

1

1

0

0

1

0

1

1

0

1

0

0

1

1

0

1

1

0

1

1

1

0

0

0

1

1

1

0

1

0

1

1

1

1

0

0

1

1

1

1

1

0


Алгоритм работы триггера можно описать следующим образом. Когда на вход С подается 0, то проиходит сохранение сигналов на выходе, когда 0 – работает JK/R – триггер. Когда на вход R подается 0, то работает JK – триггер, когда 1 – происходит сброс триггера в 0.

++ =

=

++ =

=

Функциональная схема JK/R - триггера

Задержка JK/R – триггера 3 τ, мощность 11 Р.

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.