
- •Глава1 Что такое цифровые микросхемы. Виды цифровых микросхем
- •Глава 2 Области применения цифровых микросхем
- •Глава 3 Условные графические изображения цифровых микросхем (гост)
- •Параметры цифровых микросхем
- •Уровни логического нуля и единицы
- •Входные и выходные токи цифровых микросхем
- •Параметры, определяющие быстродействие цифровых микросхем
- •Описание логической функции цифровых схем
- •Раздел 2
- •Логический элемент "и"
- •Логический элемент "или"
- •Глава 2 Диодно-транзисторная логика (дтл)
- •Глава 3 Транзисторно-транзисторная логика (ттл)
- •Логические уровни ттл микросхем
- •Семейства ттл микросхем
- •Глава 4 Цифровые логические микросхемы, выполненные на комплементарных моп транзисторах (кмоп) Логические кмоп (кмдп) инверторы
- •Логические кмоп (кмдп) элементы "и"
- •Логические кмоп (кмдп) элементы "или"
- •Особенности применения кмоп микросхем
- •Логические уровни кмоп микросхем
- •Семейства кмоп микросхем
- •Глава 5 Согласование цифровых микросхем различных серий между
- •Согласование микросхем из различных серий между собой
- •Согласование по току
- •Согласование микросхем с различным напряжением питания
- •Глава 6 Регенерация цифрового сигнала (Триггер Шмитта)
- •Раздел 3 Арифметические основы цифровой техники.
- •Глава 1
- •Арифметические основы цифровой техники
- •Системы счисления
- •Десятичная система счисления
- •Двоичная система счисления
- •Восьмеричная система счисления
- •Шестнадцатеричная система счисления
- •Глава 2 Преобразование чисел из одной системы счисления в другую
- •Преобразование целых чисел
- •Глава 3 Преобразование дробной части числа
- •Раздел 4
- •2. Законы отрицания a. Закон дополнительных элементов
- •B. Двойное отрицание
- •C. Закон отрицательной логики
- •3. Комбинационные законы
- •A. Закон тавтологии (многократное повторение)
- •B. Закон переместительности
- •Совершенная дизъюктивная нормальная форма (сднф)
- •Совершенная конъюктивная нормальная форма (скнф)
- •Глава 3 Дешифраторы (декодеры)
- •Десятичный дешифратор (декодер)
- •Семисегментный дешифратор
- •Глава 4 Шифраторы (кодеры)
- •Глава 5 Мультиплексоры
- •Особенности построения мультиплексоров на ттл элементах
- •Особенности построения мультиплексоров на кмоп элементах
- •Глава 6 Демультиплексоры
- •Раздел 5 Генераторы
- •Глава 1
- •Генераторы периодических сигналов
- •Усилительные параметры кмоп инвертора
- •Глава 2 Осцилляторные схемы генераторов
- •Глава 3 Мультивибраторы
- •Глава 4 Особенности кварцевой стабилизации частоты цифровых генераторов
- •Глава 5 Одновибраторы (ждущие мультивибраторы)
- •Укорачивающие одновибраторы
- •Расширяющие одновибраторы (ждущие мультивибраторы)
- •Раздел 6 Последовательностные устройства (цифровые устройства с памятью)
- •Глава 1
- •Триггеры
- •Глава 2 rs триггер
- •Синхронный rs триггер
- •Глава 3 d триггеры, работающие по потенциалу (статические d триггеры)
- •Глава 4 Явление метастабильности
- •Глава 5 d триггеры, работающие по фронту (динамические d триггеры)
- •Глава 6 t триггеры
- •Глава 7 jk триггер
- •Глава 8 Регистры
- •Параллельные регистры
- •Глава 9 Последовательные (сдвиговые) регистры
- •Глава 10 Универсальные регистры
- •Глава 11 Счётчики
- •Двоичные асинхронные счётчики
- •Двоичные вычитающие асинхронные счётчики
- •Глава 12 Недвоичные счётчики с обратной связью
- •Глава 13 Недвоичные счётчики с предварительной записью
- •Глава 14 Синхронные счётчики
- •Глава 15 Синхронные двоичные счётчики
- •Раздел 7
- •Современные виды цифровых микросхем.
- •Глава 1
- •Микросхемы малой степени интеграции (малая логика)
- •Глава 2 Программируемые логические интегральные схемы (плис).
- •Классификация плис
- •Глава 3 Программируемые логические матрицы.
- •Глава 4 Программируемые матрицы логики (pal).
- •Глава 5 Сложные программируемые логические устройства (cpld).
- •Внутреннее устройство cpld
- •Разработка цифровых устройств на cpld
- •Глава 6 Программируемые пользователем вентильные матрицы (fpga).
- •Раздел 8
- •Индикаторы.
- •Глава 1
- •Виды индикаторов.
- •Малогабаритные лампочки накаливания
- •Расчет транзисторного ключа
- •Глава 2 Газоразрядные индикаторы.
- •Глава 3 Светодиодные индикаторы.
- •Глава 4 Жидкокристаллические индикаторы.
- •Принципы работы жидкокристаллических индикаторов
- •Режимы работы жидкокристаллических индикаторов
- •Параметры жидкокристаллических индикаторов
- •Формирование цветного изображения
- •Формирование напряжения для работы жидкокристаллического индикатора
- •Глава 5 Динамическая индикация.
- •Раздел 9
- •Синтезаторы частоты.
- •Глава 1
- •Цифровой фазовый детектор.
- •Глава 2 Фазовый компаратор.
- •Глава 3 Цепи фазовой автоподстройки частоты.
- •Глава 4 Умножители частоты
- •Глава 5 Частотный детектор, построенный на основе фапч
- •Раздел 10
- •Особенности аналого-цифрового и цифро-аналогового преобразования.
- •Глава 1
- •Квантование аналогового сигнала по времени
- •Глава 2 Погрешности дискретизатора
- •Погрешность хранения
- •Погрешность выборки
- •Глава 3 Фильтры устранения эффекта наложения спектров (Антиалайзинговые фильтры)
- •Глава 4 Дискретизация сигнала на промежуточной частоте (субдискретизация)
- •Глава 5 Параллельные ацп (flash adc)
- •Глава 6 Последовательно-параллельные ацп
- •Глава 7 ацп последовательного приближения (sar adc)
- •Глава 8 Сигма-дельта ацп
- •Глава 9 Цифроаналоговые преобразователи (цап) с суммированием токов
- •Глава 10 Цифроаналоговые преобразователи r-2r
- •Раздел 11
- •11.1 Основные блоки цифровой обработки сигналов
- •Глава 1 Двоичные сумматоры
- •Глава 2 Умножители
- •Глава 3 Постоянные запоминающие устройства.
- •Глава 4 Цифровые фильтры.
- •11.2 Микросхемы прямого цифрового синтеза радиосигналов.
- •Глава 5 Фазовые аккумуляторы
- •Глава 6 Полярные модуляторы
- •Глава 7 Квадратурные модуляторы.
- •Глава 8 Интерполирующие цифровые фильтры.
- •Глава 9 Однородные интерполирующие цифровые фильтры.
- •Микросхемы цифрового приема радиосигналов
- •Глава 10 Квадратурные демодуляторы.
- •Глава 11 Децимирующие цифровые фильтры.
- •Децимирующий фильтр с конечной импульсной характеристикой
- •Глава 12 Однородные децимирующие цифровые фильтры.
- •Раздел 12 Примеры реализации цифровых устройств
- •12.1 Электронные часы
- •Разработка структурной схемы
- •Глава 2 Разработка принципиальной схемы
- •Глава 3 Разработка принципиальной схемы индикации часов
- •12.2 Последовательные порты
- •Глава 4
- •Глава 5
Совершенная конъюктивная нормальная форма (скнф)
Еще одним способом реализации цифровых комбинационных схем является запись логического выражения в совершенной конъюктивной нормальной форме (СКНФ). Применение СКНФ оправдано при большом количестве логических единиц в выходном сигнале проектируемой цифровой схемы, как это показано в качестве примера в таблице истинности 2, или в ЭСЛ-микросхемах.
Таблица 2.2 Пример таблицы истинности 2.2
№ комбинации |
Входы |
Выходы | ||||
8 |
4 |
2 |
1 |
A |
b | |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
2 |
0 |
0 |
1 |
0 |
1 |
1 |
3 |
0 |
0 |
1 |
1 |
1 |
1 |
4 |
0 |
1 |
0 |
0 |
0 |
1 |
5 |
0 |
1 |
0 |
1 |
1 |
0 |
6 |
0 |
1 |
1 |
0 |
1 |
0 |
7 |
0 |
1 |
1 |
1 |
1 |
1 |
8 |
1 |
0 |
0 |
0 |
1 |
1 |
9 |
1 |
0 |
0 |
1 |
1 |
1 |
Для реализации цифрового комбинационного устройства по таблице истинности при помощи логических элементов "ИЛИ" (СКНФ) достаточно рассмотреть только те строки таблицы истинности, которые содержат логические "0" в выходном сигнале. Строки, содержащие в выходном сигнале логическую "1" в построении логического выражения, а, следовательно, и принципиальной схемы цифрового устройства не участвуют. Каждая строка, содержащая в выходном сигнале логический "0", реализуется схемой логического элемента "ИЛИ" с количеством входов, совпадающим с количеством входных сигналов в таблице истинности.
Для построения схемы, реализующей сигнал Out0, достаточно рассмотреть строки, выделенные курсивом. В рассматриваемой таблице истинности имеются всего две строки, содержащие логический ноль в выходном сигнале a, поэтому в формуле СКНФ будет содержаться две суммы входных сигналов:
Входные сигналы, описанные в таблице истинности логическим нулём, подаются на вход этой схемы непосредственно, а входные сигналы, описанные в таблице истинности логической единицей, подаются на логического элемента "ИЛИ" через инверторы. Объединение сигналов с выходов схем "ИЛИ", реализующих отдельные строки таблицы истинности, производится при помощи схемы логического элемента "И". Количество входов в схеме "И" определяется количеством строк в таблице истинности, в которых в выходном сигнале присутствует логическая единица.
Полученная формула в схеме на рисунке 9 реализуются микросхемой D2.
Для построения схемы, реализующей сигнал b, достаточно рассмотреть строки, выделенные жирным шрифтом. Эти строки в схеме на рисунке 9 реализуются микросхемой D3. Принцип построения этой схемы не отличается от примера, рассмотренного выше. В таблице истинности присутствуют всего две строки, содержащие ноль в выходном сигнале b, поэтому в формуле СКНФ выхода b будет содержаться две суммы входных сигналов:
Глава 3 Дешифраторы (декодеры)
Декодеры (дешифраторы) позволяют преобразовывать одни виды бинарных кодов в другие. Например, преобразовывать позиционный двоичный код в линейный восьмеричный или шестнадцатеричный. Преобразование производится по правилам, описанным в таблицах истинности, поэтому построение дешифраторов не представляет трудностей. Для построения дешифратора можно воспользоваться правиламисинтеза логической схемы для произвольной таблицы истинности.