Требования к отчету

Отчет должен содержать:

1. Название работы.

2. Краткие сведения о принципе работы триггерных схем, структурную схему универсального триггера.

3. Вариант задания, логическую функцию, выполняемую схемой, таблицу истинности функции, электрическую схему триггера.

4. Распечатку файла входной информации для PSPICE.

6. Распечатку переходного процесса в схеме с расчетом времени задержки сигнала для двух значений тактовой частоты и двух значений длительностей фронтов управляющих сигналов (4 варианта переборов).

5. Результаты обработки компьютерных расчетов в таблице вида Табл.3.

Контрольные вопросы

1. Почему триггерные схемы могут служить элементами памяти?

2. В чем отличие асинхронных и синхронных триггеров?

3. Как работают статические триггеры?

4. Принцип работы динамических триггеров.

5. RS- триггер, логическая функция, схема реализации.

6. D- триггер, логическая функция, схема реализации.

7. T- триггер, логическая функция, схема реализации.

8. JK- триггер, логическая функция, схема реализации.

9. Как из JK- триггера построить D- триггер?

10. Как из JK- триггера построить T- триггер?

11. Как определить быстродействие триггера?

12. Что ограничивает быстродействие асинхронного или синхронного триггера?

13. Что такое состязания, как их устранить?

РЕКОМЕНДУЕМАЯ ЛИТЕРАТУРА

1. Алексенко А.Г., Шагурин И.И. Микросхемотехника. М., «Радио и связь», 1982.

2. Браммер Ю.А., Пащук И.Н. Импульсные и цифровые устройства. М. «Высшая школа»,1999.

3. Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника. М., «Горячая линия-Телеком», 1999.

4. Букреев И.Н., Мансуров Б.М., Горячев В.И. Микроэлектронные схемы цифровых устройств. М., «Сов. Радио», 1975.

5. Мурога С.Г. Системное проектирование СБИС., ч.1, 2. М.: Мир, 1985 г.

Приложение.

При моделировании схемы триггера при помощи программы SPICE можно воспользоваться вариантом с введением в файл подсхемы основного логического элемента. Таким элементом может быть вентиль 2И-НЕ. Можно использовать вариант с двумя типами подсхем, либо все виды логических элементов в заданной схеме формировать на базе одного вентиля (рис.П.1):

& & & & &

а) б)

Рис.П.1. Формирование логических элементов НЕ и 2И-НЕ на базе 2И-НЕ вентилей (а), НЕ, 2И-НЕ и 3И-НЕ на базе 3И-НЕ ключей (б).

При таком подходе к выбору элемента подсхемы необходимо иметь в виду, что преобразованные логические элементы будут существенно отличаться величинами удельных крутизн транзисторов.

Для структурной схемы jk- триггера (рис.П.2) далее показан пример файла входной информации для моделирования работы схемы и обобщенный пример введения в расчет подсхемы базового логического элемента.

Q Q

 

 

J K

Рис.П.2. Структурная схема асинхронного jk- триггера

vpow 1

m1 m2

4 Y

A 2 m3

5

B 3 m4 10M

0

Рис.П.3. Логический элемент, описанный в подсхеме входного файла

2 5 2 8 2 1 3

X1 X3 1

4 1 4 4

2

2 X2 1 6 2 1 4

4 4

Рис.П.4. ФРАГМЕНТ СХЕМЫ ТРИГГЕРА

*

* ОПРЕДЕЛЕНИЕ ЛОГИЧЕСКОГО ЭЛЕМЕНТА

* КАК ПОДСХЕМЫ

*

. subckt com 1 2 3 4

* vpow A B Y

m1 4 3 1 1 mod2

m2 4 2 1 1 mod2

m3 4 2 5 0 mod1

m4 5 3 0 0 mod1

r1 5 0 10meg

.model mod1 nmos(vto=1 kp=45e-6 tox=20e-9 …)

.model mod2 pmos(vto=-1 kp=30e-6 tox=20e-9 …)

.ends

*

* СХЕМА ТРИГГЕРА

*

*

x1 1 4 2 5 com

x2 1 2 3 6 com

x3 1 5 7 8 com

…..

* НАГРУЗОЧНЫЕ КОНДЕНСАТОРЫ НА ВЫХОДЕ

c1 3 0 0,5pf

c2 4 0 0.5pf

*

* ИСТОЧНИКИ НАПРЯЖЕНИЯ

*

vpow 1 0 dc 5

vin 2 0 pulse(0 5 5ns 5ns 5ns 70ns 180ns)

*

.temp 20

.probe

.tran 2n 400n

.end

15