Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
лекции / Лекция 15 - Тестирование.ppt
Скачиваний:
67
Добавлен:
17.04.2013
Размер:
577.02 Кб
Скачать

Тестирование комбинационной логики следующего состояния

Для тестирования комбинационной логики следующего состояния необходим доступ ко входам и выходам участка схемы

Входы доступны на прямую, а выходы частично доступны, через выходы триггеров

Значения загружаются в триггеры и дальше переключается в режим тестирования, когда полученная последовательность на выходах триггеров сдвигается и считывается

Тестирование комбинационной логики текущего состояния

Задается тестовая последовательность на триггеры в режиме тестирования и затем проверяется в какое состояние они перейдут

Фактически происходит тестирование таблицы состояний

Встроенное самотестирование

Используются внутренние генераторы последовательностей, а весь алгоритм тестирования соответствует методу сканирования пути

Периферийное сканирование

Сдвиговый регистр подключается ко входам микросхемы и её выходам и строится большая длинная последовательность полученных сигналов

Метод является стандартом тестирования электронных плат IEEE 1149.1

По данному стандарту в состав каждой микросхемы входит не только регистр сдвига, но и дополнительная логика, которая позволяет контролировать сам процесс тестирования