Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
лекции / Лекция 15 - Тестирование.ppt
Скачиваний:
60
Добавлен:
17.04.2013
Размер:
577.02 Кб
Скачать

Лекция 15

Тестирование интегральных схем

Необходимость

Тестирование ИС необходимо из-за несовершенства производственного процесса. Схемы могут иметь

физические дефекты, называемые отказами, которые появляются на этапе производства и непредвиденным образом меняют поведение устройства

Цели и задачи

Цель тестирования – выявление отказов и идентификация неисправных микросхем

Тестирование – важная задача, поскольку в схеме может происходить огромное количество неисправностей

Способ обнаружения неисправностей

Существует единственный способ обнаружения неисправностей:

На первичные входы (входные выводы микросхемы) поднимаются известные тестовые сигналы

Результат снимается на первичных выходах (выходные выводы микросхемы)

Если эти сигналы отличаются от ожидаемых, то возможны неисправности или ошибки проектирования

Категории неисправностей

Логические – неисправности, влияющие на логику работы схемы (выходные логические функции принимают значения отличные от требуемых)

Параметрические – неисправности, влияющие на параметры схемы (напряжение, ток, сопротивление, период, частота и т.д.) (рассматриваться не будет)

Типы логических неисправностей

Константные неисправности с залипанием в единице или в нуле (stuck-at-0, stuck-at-1)

Константные неисправности с залипанием в открытом состоянии (stuck-on-fault), или неисправности транзисторного уровня

Константные неисправности типа обрыв (stuck-open-fault)

Неисправности типа замыкание (bridging fault)

Константные неисправности с залипанием в 1 или в 0

Неисправности, когда на входе или на выходе схемы устанавливается постоянный уровень логической единицы или уровень логического нуля

Происходит в результате соединения соответствующего выхода или соответствующего входа с питанием или землей схемы

Константные неисправности с

залипанием в открытом состоянии

Неисправности, приводящие к установке на выходе схемы среднего значения между логическим нулем или логической единицей

Возникают в результате установки одного из транзисторов в постоянно открытом состоянии

Константные неисправности типа обрыв

Неисправности, приводящие к слабому изменению состояния схемы, в момент изменения внешних состояний

Возникают в результате нахождения одного из транзисторов в закрытом режиме (разомкнутая цепь – большой импеданс)

Неисправности типа замыкание

Приводят к передаче на ветвь сигналов, соответствующих другим логическим переменным

Возникают в результате короткого замыкания входных, выходных или внутренних ветвей схемы (между двумя различными частями схемы)