- •А.А. ЖИГАЛЬСКИЙ
- •УЧЕБНОЕ ПОСОБИЕ
- •Томск – 2007
- •Кафедра физической электроники
- •А.А. ЖИГАЛЬСКИЙ
- •Учебное пособие
- •Жигальский А.А.
- •ВВЕДЕНИЕ
- •1 ИЗДЕЛИЯ МИКРОЭЛЕКТРОНИКИ
- •2 КОНСТРУИРОВАНИЕ И РАСЧЕТ ГИБРИДНЫХ МИКРОСХЕМ
- •2.1 Подложки
- •2.2 Материалы пленок тонкопленочных микросхем
- •2.3 Расчет конструкций тонкопленочных резисторов
- •2.4 Тонкопленочные конденсаторы
- •2.5 Пленочные индуктивности
- •2.6 Конструкции тонкопленочных распределенных RС-структур
- •2.7 Особенности конструкций СВЧ ГИС
- •2.8 Конструкции компонентов гибридных микросхем
- •2.9 Проектирование топологии гибридных ИМС
- •3 ТОЛСТОПЛЕНОЧНЫЕ ГИС
- •3.1 Платы толстопленочных ГИС
- •3.2 Пасты для толстопленочных ГИС
- •3.3 Основные технологические операции изготовления толстопленочных ГИС
- •4 КОНТРОЛЬНО-ПРОВЕРОЧНЫЕ РАСЧЕТЫ
- •4.1 Паразитные связи в гибридных ИМС
- •4.2 Обеспечение тепловых режимов работы ИМС
- •5 ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ НА БИПОЛЯРНЫХ ТРАНЗИСТОРАХ
- •5.1 Подложки полупроводниковых интегральных микросхем
- •5.2 Конструирование и выбор структуры интегральных транзисторов
- •5.3 Конструирование и расчет диодов
- •5.4 Интегральные резисторы
- •5.6 Диоды и транзисторы с барьером Шоттки
- •5.7 Методы изоляции элементов ИМС
- •5.8 Разработка топологии полупроводниковых ИМС
- •5.9 Тепловой режим полупроводниковых ИМС
- •6.1 Типы МДП-транзисторов
- •6.2 Основные принципы построения МДП ИМС
- •6.3 Проектирование топологии МДП ИМС
- •8 ЭЛЕМЕНТЫ ПОЛУПРОВОДНИКОВЫХ ПОСТОЯННЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
- •9 БАЗОВЫЕ МАТРИЧНЫЕ КРИСТАЛЛЫ
- •9.1 Принципы построения базовых матричных кристаллов
- •9.2 Базовые матричные кристаллы на основе биполярных транзисторов
- •9.3 Базовые матричные кристаллы на основе полевых транзисторов с изолированным затвором
- •9.4 Проектирование микросхем на основе базовых матричных кристаллов
- •10 КОНСТРУКТИВНОЕ ОФОРМЛЕНИЕ И ЗАЩИТА МИКРОСХЕМ
- •10.1 Корпуса микросхем
- •10.2 Защита поверхности кристалла бескорпусных микросхем
- •ЛИТЕРАТУРА
178
водниковые элементы «подныривания» для реализации пересечений ортогональных проводников. Для упрощения реализации коммутационной сети входы и выходы логических элементов или функциональных узлов, формируемых из элементов ячеек, располагаются по периферии ячеек, обращенной к каналу связи. Это упрощает автоматизированное проектирование БИС, однако коэффициент использования площади кристалла снижается.
С целью повышения плотности компоновки БИС на биполярных транзисторах матрица БМК может быть выполнена в виде сплошного массива ячеек, в состав которых входят элементы и перемычки. Горизонтальные трассы проходят в областях расположения групп пассивных элементов(резисторов), находящихся под защитной оксидной пленкой, вертикальные трассы – во втором (верхнем) слое над элементами ячеек. Дополнительные вертикальные трассы образуются за счет неиспользованных ячеек. В качестве перемычек используются короткие отрезки высоколегированных моно- и поликремниевых шин с контактными областями, а также полупроводниковые области активных элементов.
Набор параметров и характеристик БМК должен быть достаточно полным для потребителя. К типовым параметрам и характеристикам БМК относятся: технология изготовления; число ячеек на кристалле; структура (набор элементов) ячейки; наименование, типовые электрические параметры, схемы и фрагменты типовых функциональных элементов, формируемых на основе элементов ячеек; параметры элементов ввода-вывода; число периферийных контактных площадок; требования к источнику питания; указания по расположению и использованию контактных площадок для цепей питания и заземления; число заказных фотошаблонов и конструктивно-технологические ограничения, накладываемые при проектировании и выполнении заключительных технологических операций.
9.2 Базовые матричные кристаллы на основе биполярных транзисторов
В БИС на биполярных транзисторах используются сверхбыстродействующие логические элементы в виде одноили
179
двухступенчатых токовых ключей (ЭСЛ, МЭСЛ, ЭФЛ), логические элементы среднего и высокого быстродействия (ТТЛ, ТТЛШ, И2Л). Для повышения плотности компоновки элементов на кристалле широко используются различные виды изопланарной технологии, КИД-технология. Интересной особенностью
КИД-структур является использование высоколегированной свободной поверхности кристалла (материал n+-типа) в качестве шины источника питания. Роль шины заземления выполняет подложка p-типа с металлизированной торцевой поверхностью. Доступ к подложке со стороны пленарных элементов осуществляется с помощью эпитаксиального слояp-типа. Благодаря та-
кой конструкции кристалла матричная БИС может быть изготовлена с помощью одного слоя металлизации.
На рис. 9.2 приведены широко распространенная топология ячейки и схемотехническое изображение набора ее элементов. Такая ячейка может быть сформирована любым технологическим методом. Если используется эпитаксиально-планарная или изопланарная технология, то все резисторы не только ячейки, но и всей матрицы размещаются в одной изолированной области n- типа с высоколегированным поверхностным слоемn+-типа. Эта высоколегированная область используется в качестве шины источника питания. Коллекторные области транзисторов, формируемые из островков высокоомного эпитаксиального слояn- типа, используются для изготовления диодов Шоттки, фикси-
+U |
|
1 |
2 |
|
|
|
|
+U |
|
R1 |
|
|
|
|
|
|
|
|
|
|
A |
|
З |
|
|
R6 |
|
R5 |
|
|
B |
|
||
|
|
|
|
|
|
|
|
|
R3 |
а) |
|
|
б) |
АВ |
|
|
|
Рис. 9.2 - Ячейка БМК на биполярных транзисторах:
а – схемотехническое изображение; б – топлогия (1 – анодная область, 2 – катодная область диодов Шоттки)
|
180 |
рующих |
напряжение открытых коллекторных переходов. На |
рис. 9.2 |
показаны катодные области диодов Шоттки, располо- |
женные внутри баз транзисторов. Металлические контакты к базовым областям перекрывают этиn-области и одновременно выполняют роль анодов диодов Шоттки. Для улучшения характеристик диодов Шоттки междуn-областью и металлическим
контактом формируется слой силицида платины tРSi . Общая
5 2
коллекторная область транзисторов VT2 и VT3 с двумя выводами может выполнять роль полупроводниковой перемычки. Такую же функцию выполняет резисторR6, если в качестве рези-
+
стивного слоя используется высоколегированная областьn - типа. В рассматриваемой конструкции R4 = R5 = R, R1 = R2 = R3 = =R/2.
На основе элементов ячейки могут быть сформированы цифровые логические элементы РТЛ, ТТЛ, ТТЛШ (рис. 9.3), ЭСЛ, операционные усилители.
В буферных ячейках для цифровых матричных БИСис пользуется набор элементов, необходимый для формирования входных логических элементов с повышенными коэффициентом разветвления по входу и помехоустойчивостью и выходных логических элементов с повышенной нагрузочной способностью и
тремя логическими состояниями. |
|
|
||||||||||||||||||||
|
|
|
Для |
изготовления |
|
матричных БИС среднего |
-быстро |
|||||||||||||||
действия используются БМК, в которых ячейки матрицы состо- |
||||||||||||||||||||||
ят из И2Л- |
или И3Л-структур. Большой практический интерес |
|||||||||||||||||||||
представляют такие БМК для изготовления аналого-цифровых |
||||||||||||||||||||||
матричных |
БИС. |
Технология |
изготовления кристаллов |
с |
||||||||||||||||||
И2Л-структурами хорошо совмещается с технологией изго- |
||||||||||||||||||||||
товления кристаллов |
|
|
с |
обычными биполярными транзистора- |
||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
UП |
|
|
|||
|
|
|
|
|
|
|
|
R1 |
|
|
|
|
|
|
R2 |
|
Рис. 9.3 - Логический элемент |
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
2И-НЕ ТТЛШ |
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
(топология на рис. 9.2, б) |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
А |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
AB |
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
B |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
181
|
|
инж |
инж |
|
|
|
|
S |
Q |
Q |
S |
|
|
||
|
|
|
|
|
S |
|
Q |
|
|
|
R |
R |
Q |
|
Q |
|
R |
|
|
|
Q |
|
|
|
|
|
|
а) |
б) |
|
в) |
Рис. 9.4 - RS-триггер на И2Л-элементах: а - логическая схема; б - принципиальная схема; в - топология
ми, поэтому на одном кристалле можут быть сформированы две матрицы, одна из которых используется для изготовления цифровых узлов и блоков (матрица с И2Л-структурами), а другая - для изготовления аналоговых узлов и буферных элементов, хорошо совмещаемых с БИС, построенными по ТТЛ-, n- МОПили КМОП-технологии. Использование И2Л-структур позволяет достигнуть высокой плотности компоновки элементов в цифровых устройствах. Пример схемно-конструктивного исполнения функциональных узлов приведен на рис. 9.4. Из топологий видно, что внутриузловые электрические связи осуществляются внутри поля ячейки. Окна в оксидной пленке формируются с помощью первого заказного фотошаблона. Это позволяет проводить линии связи над незадействованнымиколлекторами И2Л-структур. Контакты к базам формируются в промежутках между коллекторами. На рис. 9.4 контакты к коллекторам и базам обозначены жирными точками.
2
Для согласования ИЛ-элементов с ТТЛ-элементами используются буферы, электрические схемы которых приведены на рис. 9.5. Быстродействие буферов повышается благодарядиодам Шоттки. Пример топологии ячейки, на основе элементов которой можно сформировать как входной, так и выходной буферы, приведен на рис. 9.6. Для формирования сложного буфера с тремя состояниями необходимо использовать элементы соседних ячеек. Контактная площадка формируется на толстом слое оксида над изолированной n-областью для повышения надежности БИС.
182
Вход |
|
10к |
|
|
|
|
|
К И2Л |
|
|
UП |
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
10к
Выход
От И2Л
а) |
б) |
Рис. 9.5 - Принципиальные электрические схемы буферов БМК на основе И2Л-элементов: а – входной буфер; б – выходной буфер
Рядом с контактной площадкой расположенаp-область защитного диода, который используется во ходном буфере.
Буферные элементы, изображенные на рис. 9.6, расположе-
n+ |
|
|
|
|
R1 |
P+ |
|
|
|
p |
|
|
R1 |
|
|
|
|
|
|
|
R2 |
n |
R2 5 к |
|
p |
|
|
|
|
|
|
|
|
|
R3 |
|
|
R4 |
|
p |
|
|
R3 2,5 к |
R4 2,5 к |
R5 |
|
|
R6 |
|
p |
|
|
R5 10 к |
R6 10 к |
|
|
|
|
а) б)
Рис. 9.6 - Ячейка буферного элемента: а - топология; б – принципиальная схема
