Программируемые логические матрицы

При организации устройств такого типа с одной стороны, сохраня­ется принцип построения КЦУ, основанный на примене­нии ограниченного числа логических элементов с мини­мальной избыточностью, с другой стороны, сохраняются преимущества постоянных ЗУ, связанные с регулярной структурой элементов и программируемостью связей между ними для конкретных задач. Это решение реали­зовано в одной из разновидностей ПЗУ, получивших на­звание программируемых логических матриц (ПЛМ).

Основой ПЛМ. являетсянабор нескольких уровней логических элементов заданного базиса. На каждом уров­не используются однотипные элементы с одинаковым числом входов, поэтому создается структура элементов со многими признаками регулярности. Между уровнями элементов вводятся системы (матрицы) горизонтальных и вертикальных (линий), на пересечении которых при программировании в нужных местах выполняются элек­трические соединения. Это можно делать либо на этапе изготовления (как в ПЗУ), либо введением плавких пе­ремычек (как в ППЗУ). На рис. 9 приведен пример структуры, иллюстрирующей основные принципы по­строения ПЛМ. Входные элементы, относящиеся к уров­ню I, используются для получения двух разных значений входных сигналов и обеспечивают необходимую нагру­зочную способность. Логические элементы И-НЕ на уровнях II и III обеспечивают необходимое преобразование кодов в соответствии с конкретной реализацией со­единений в матрицах I—II и II—III. Можно показать, что для каждого выходного сигнала У обеспечивается преоб­разование входных сигналов X в соответствии с совер­шенной дизъюнктивной нормальной формой (СДНФ). Если на каждом из уровней используется достаточное число логических элементов с соответствующим числом входов, то на выходе могут быть реализованы любые комбинации кодов. ПЛМ находят широкое применение для построения различных устройств управления. На их основе совместно с триггерами, регистрами и счетчика­ми могут быть созданы разнообразные цифровые авто­маты.

Рис. 9

2. Оперативные запоминающие устройства

Полупроводниковые ЗУ подразделяются на ЗУ с произвольной выборкой и ЗУ с последовательным доступом. ЗУПВ подразделяются на:

• статические оперативные запоминающие устройства (СОЗУ);

• динамические оперативные запоминающие устройства (ДОЗУ).

ЗУ с последовательным доступом подразделяются на:

• регистры сдвига;

• приборы с зарядовой связью (ПЗС).

В основе большинства современных ОЗУ лежат комплиментарные МОП ИМС (КМОП), которые отличаются малой потребляемой мощностью. Это достигается применением пары МОП транзисторов с разным типом канала: n-МОП и p-МОП. Как видно на рис. 10, в КМОП инверторе как при низком, так и при высоком уровне сигнала на входе один из транзисторов закрыт. Поэтому потребление энергии происходит только при переключении "1"R"0" (и обратно).

Рис. 10. Схема КМОП инвертора.

Чтобы реализовать на подложке n-типа не только p-канальный транзистор, но и n-канальный, последний изготавливается в так называемом "кармане", как показано на рис. 11

Рис. 11. Конструкция инвертора на КМОП транзисторах.

Аналогично на четырех МОП транзисторах (2 n-МОП и 2 p-МОП, включенных параллельно и последовательно) можно построить и другие базовые логические элементы "И" и "ИЛИ" и, соответственно, на их основе строятся все другие более сложные логические схемы.

Как известно, быстродействие МОП транзисторов в первую очередь ограничивается большой входной емкостью затвор-исток (подложка). Уменьшение геометрических размеров приборов (площади затвора и длины канала) при увеличении степени интеграции увеличивает граничную частоту.