Добавил:

korayakov Опубликованный материал нарушает ваши авторские права? Сообщите нам.

Вуз:

Национальный исследовательский университет «МИЭТ»

Предмет:

Модели и методы анализа проектных решений

Файл:

Index18

.htm

Скачиваний:

Добавлен:

16.04.2013

Размер:

241.43 Кб

Скачать

☆

4.3.8. Цифровые компоненты

Цифровые компоненты (примитивы) задаются по формату

Uxxx <mun> [(<список параметров>*)] <+узел источника питания>

+ <-узел источника питания> <список узлов>*

+ <имя модели динамики> <имя модели вход/выход>

+ [MNTYMXDLY=<вы6op значения задержки>]

+ [IO_LEVEL=< уровень модели интерфейса>]

Параметр <тип> указывает тип логического устройства (их перечень приведен ниже, например AND, NOR); в круглых скобках указываются значения одного или более параметров через запятую (например, для схемы И указывается количество входов). После списка узлов подключения логического устройства следуют имена двух, моделей. Первая модель описывает динамические свойства устройства, вторая - характеристики входных и выходных сопротивлений.

Модели динамики имеют ключевые слова, приведенные в табл. 4.30.

Таблица 4.30. Ключевые слова модели динамики

Имя модели динамики

Тип компонента

UADC

Аналого-цифровой преобразователь

UBTG

Двунаправленный переключающий вентиль

UDAC

Цифроаналоговый преобразователь

UDLY

Цифровая линия задержки

UEFF

Триггер с динамическим управлением

UGATE

Стандартный вентиль

UGFF

Триггер с потенциальным управлением

UIO

Модель входа /выхода цифрового устройства

UPLD

Программируемые логические матрицы

UROM

Постоянное запоминающее устройство

URAM

Оперативное запоминающее устройство

UTGATE

Вентиль с тремя состояниями

Модели вход/выход имеют ключевое слово UIO (п. 4.3.5).

Параметр MNTYMXDLY позволяет конкретному индивидуальному устройству назначить минимальное, типичное или максимальное значение времени задержки, указанное в спецификации модели его динамики:

0 - значение задержки, заданное параметром DIGMNTYMX директивы .OPTIONS (по умолчанию параметр равен 2);

1 - минимальное значение;

2 - типичное значение;

3 - максимальное значение;

4 - расчет наихудшего случая (минимум/максимум).

Параметр IO_LEVEL указывает тип цифроаналогового и аналого-цифрового интерфейса данного цифрового устройства:

0 - в соответствии со значением параметра DIGIOLVL директивы .OPTIONS (по умолчанию он равен 1);

1 - интерфейс AtoD1/DtoA1;

2 - интерфейс AtoD2/DtoA2;

3 - интерфейс AtoD3/DtoA3;

4 - интерфейс AtoD4/DtoA4.

Запаздывание сигнала в примитивах цифровых устройств определяется в двух моделях: динамики и вход/выход.

Модель динамики определяет задержки распространения и такие временные ограничения, как время установки (setup) и удерживания (hold). Модель вход/выход задает входные и выходные сопротивления, емкости и время переключения.

Когда выход примитива соединяется с другим примитивом, общее время задержки распространения первого примитива равно сумме времени установления напряжения на его нагрузке и времени распространения сигнала, указанного в модели динамики. Время установления напряжения на нагрузке (loading delay) рассчитывается по формуле

T нагр =0,69R вых С нагр

где R вых - выходное сопротивление устройства, равное DRVH или DRVL в зависимости от логического уровня на выходе; С нагр - сумма входных и выходных емкостей цифровых устройств INLD, OUTLD, подключенных к данному выводу.

Когда цифровой примитив подключен к аналоговому устройству, задержка распространения уменьшается на величину, равную времени переключения, заданного в модели вход/выход.

Минимальная длительность сигнала на входе цифрового примитива, необходимая для изменения его логического состояния, должна превышать время задержки, приведенное в модели динамики (это ограничение не относится к цифровым линиям задержки). Более короткие входные импульсы не вызовут на выходе никакого эффекта.

Пример. Приведем описание смешанной цепи на рис. 4.33, а:

Analog/Digital Interface Example

.ОРТ АССТ LIST LIBRARY EXPAND RELTOL=.001

.LIB DIG.LIB

VSIN 1 OSIN(05v1MEG)

U1 STIM(1,1) $G_DPWR $G_DGND 2 IO_STD

+ TIMESTEP = 10ns

+ (OC,1)LABEL=BEGIN

+ (10,0) (20,1) (3C.X) (40,0) (5C.Z)

+ 6C GOTO BEGIN -1 TIMES

X1 1 23133LA3

RL 3 0 25k

CL 3 0 5pF

.TRAN 5ns 500ns

.PRINT TRAN V(1) D(2) V(3)

.PROBE

.END

Здесь имеется обращение к библиотечному файлу моделей цифровых отечественных компонентов dig.lib5.

Обратим внимание, что цифровые ИС, даже простейшие, для которых имеются примитивы, представлены в библиотеке в виде макромоделей, имена которых совпадают с обозначением по ЕСКД (правда, в латинской транскрипции). Это позволяет пользователю не задумываться о правилах описания каждой конкретной ИС, предоставляя это разработчикам библиотек моделей.

Информация об автоматически включаемых в схему макромоделях устройств сопряжения, их именах и именах новых цифровых узлов помещается в выходном файле с расширением*.OUT:

**** Generated AtoD and DtoA Interfaces ****

* Analog/Digital interface for node 1

* Moving X1.U1:IN1 from analog node 1 to new digital

+ node 1$AtoD X$1_AtoD1 1 1$AtoDAtoD

Analog/Digital interface for node 3

Moving X1.111 :OUT1 from analog node 3 to new digital + node 3$DtoA

X$3_DtoA1 3$DtoA 3 DtoA

'Analog/Digital interface power supply subckt

X$DIGIFPWR 0 DIGIFPWR

В качестве примера расчета переходных процессов приведем фрагмент выдачи данных в табличной форме по директиве .PRINT:

TIME V(1) D(2) V(3)

0.000E+00O 0.000E+00 1 3.551 E+00

5.000E-09 1.570E-01 1 3.551 E+00

1.000E-08 3.139E-01 0 3.551 E+00

1.500E-08 4.704E-01 0 3.551 E+00

2.000E-08 6.264E-01 1 3.551 E+00

2.500E-08 7.820E-01 X 3.551 E+00

З.ОООЕ-08 9.369Е-01 X 3.551 E+00

.Перейдем теперь к описанию цифровых компонентов различных типов, сгруппировав их по следующим категориям:

многоразрядные АЦП и ЦАП;

вентили;

триггеры;

программируемые логические матрицы;

устройства памяти;

источники постоянных логических сигналов;

линии задержки;

функциональное описание цифровых устройств.

Многоразрядные АЦП задаются по формату

Uxxx ADC(<m>) <список узлов> <модель динамики> + <модель вход / выход>

+ [MNTYMXDLY=<вы6op значения задержки>] + [IO_LEVEL=< уровень модели интерфейса>]

Имена узлов перечисляются в <списке узлов> в следующем порядке (рис. 4.26):

<+узел источника питания>, <-узел источника питания>, <аналоговый вход>, <опорное напряжение>, <"земля">, <сигнал разрешений, <сигнал преобразований, <сигнал переполнения>, <т-и разряд >, ..., <1-й разряд>

Смысл остальных параметров такой же, что и для интерфейса А/Ц типа Оххх.

Модель динамики имеет формат

.MODEL <имя модели> UADC [(параметры)]

Рис. 4.26. Аналого-цифровой преобразователь

Параметры этой модели приведены в табл. 4.31 (значения по умолчанию - 0, единица измерения - с).

Таблица 4.31. Параметры модели динамики ЦАП

Идентификатор

Параметр

TPCSMN

Время задержки запуска - запаздывание между передними фронтами импульсов разрешения и запуска, минимальное значение

TPCSTY

То же, типичное значение

TPCSMX

То же, максимальное значение

TPSDMN

Время цикла кодирования - интервал времени между передним фронтом импульса запуска и переходом выходного сигнала в новое состояние, минимальное значение

TPSDTY

То же, типичное значение

TPSDMX

То же, максимальное значение

TPDSMN

Запаздывание заднего фронта сигнала запуска относительно момента перехода выходного сигнала в новое состояние, минимальное значение

TPDSMTY

То же, типичное значение

TPDSMX

То же, максимальное значение

Временная диаграмма АЦП показана на рис. 4.27. Выходной сигнал АЦП равен ближайшему целому выражения

(V(< аналоговый вход >,<" земля" >/V(< опорное напряжение >, <" земля" >)*2 m

где т - количество разрядов. Если это выражение больше 2 т -1, все разряды данных и разряд переполнения примут значение 1. Если оно меньше нуля, разряды данных примут нулевое значение, а разряд переполнения - 1. Таким образом, опорное напряжение устанавливает диапазон входного напряжения АЦП.

Сигнал разрешения (convert pulse) может иметь любую, в том числе и нулевую длительность. Если цикл кодирования t psd = 0, то т разрядов данных и разряд переполнения, не принимая неопределенного состояния, сразу принимают новое значение. Между узлами <опорное напряжение> и <"земля"> включается резистор с сопротивлением, равным 1/GMIN.

Рис. 4.27. Переходные процессы в АЦП

Выборки входных напряжений производятся по переднему фронту импульса разрешения, причем скорость изменения входных напряжений не влияет на результат преобразования.

Приведем пример описания 4-разрядного АЦП:

U3 ADC(4) $G_DPWR G_DGND1 10 0 conv stat over out3 out2 outl outO DINAM IO_ADC

.MODEL DINAM UADC(

+ tpcsmn=5ns, tpcsty=8ns, tpcsmx=10ns,

+ tpsdmn=16ns, tpsdty=20ns, tpsdmx=22ns,

+ tpdsmn=4ns, tpdsty=5ns, tpdsmx=6ns)

.MODEL IO_ADQ UIO(drvh=50 drvl=50)

Многоразрядный ЦАП задается по формату

Uxxx DAC(<m>) <список узлов> <модель динамики> + < модель вход/выход>

+ [MNTYMXDLY=< выбор значения задержки>] + [IO_LEVEL=<ypoвень модели интерфейса>]

Имена узлов перечисляются в <списке узлов> в следующем порядке (рис. 4.28):

<+узел источника питания>, <-узел источника питания>, <аналоговый выход>, <опорное напряжение>, <" земля" >, <т-й разряд входного сигнала>, ..., <1-й разряд входного сигнала>

Модель динамики ЦАП имеет вид

.MODEL <имя модели> UDAC [(параметры)]

Параметры этой модели приведены в табл. 4.32 (значения по умолчанию - 0, единица измерения - с).

Рис. 4.28. Цифроаналоговый преобразователь

Таблица 4.32. Параметры модели динамики АПЦ

Идентификатор

Параметр

TSWMN

Время установления (от момента изменения входного кода до момента достижения выходным напряжением уровня 0,9 установившегося значения), минимальное значение

TSWTY

То же, типичное значение

TSWMX

То же, максимальное значение

Между узлами <аналоговый выход> и <"земля"> включается источник напряжения с нулевым внутренним сопротивлением, ЭДС которого равна: , ч бинарный входной сигнал (<опорное напряжение>, < земля >) х*(бинарный входной сигнал)/2 m

Опорное напряжение определяет диапазон выходного аналогового напряжения. Между узлом источника опорного напряжения и «землей» включается сопротивление, равное 1/GMIN.

Если какой-либо разряд входного цифрового сигнала не определен, выходное напряжение равно половине разности двух напряжений. Одно из них представляет собой выходное напряжение ЦАП, если все не определенные состояния «X» заменить на «1», второе - если эти состояния заменить на логический «О». При изменении состояний всех разрядов выходное напряжение линейно изменяется в течение интервала преобразования, как показано на рис. 4.29.

Рис. 4.29. Переходные процессы в ЦАП

Вентили. Вентили подразделяются на элементарные и сложные. Элементарные вентили имеют один или несколько входов и только один выход. Сложные вентили (сборки) содержат в одном корпусе несколько простых вентилей (рис. 4.30).

Кроме того, вентили подразделяются на два типа: стандартные вентили и вентили с тремя состояниями. Вентили с тремя состояниями управляются сигналами разрешения. Когда этот сигнал имеет уровень «0», выходной сигнал вентиля имеет неопределенный уровень «X» при высоком выходном сопротивлении Z.

Все вентили описываются по формату, приведенному в начале разд. 4.3. Стандартные вентили перечислены в табл. 4.33.

Рис. 4.30. Стандартные вентили и их сборки

Таблица 4.33. Параметры моделей стандартных вентилей

Тип

Параметр

Порядок перечисления выводов

Функциональное назначение

BUF

Нет

Bx., вых.

Буфер

INV

Нет

Вх., вых.

Инвертор

AND

Вх.1, вх.2,..., вых.

Логическое И

NAND

Вх.1, вх.2,..., вых.

Логическое И-НЕ

Вх.1, вх.2,..., вых.

Логическое ИЛИ

NOR

Вх.1, вх.2,..., вых.

Логическое ИЛИ-НЕ

XOR

Нет

Вх.1, вх.2, вых.

Исключающее ИЛИ

NXOR

Нет

Вх.1, вх.2, вых.

Исключающее ИЛИ-НЕ

BUFA