- •Минобрнауки россии
- •Исследование цифрового сигнального процессора
- •305040, Г. Курск, ул. 50 лет Октября, 94.
- •Цель работы
- •Краткая характеристика исследуемого программного комплекта
- •Краткие теоретические сведения
- •3.1 Встроенный аналого-цифровой преобразователь - (Analog to Digital Converter)
- •3.2 Работа аналого-цифрового преобразователя
- •3.3 Предварительное деление
- •3.4 Регистр управления и состояния adc - adcsr - (adc Control and Status Register)
- •3.5 Регистры данных adc - adcl и adch - (adc Data Register)
- •3.6 Сканирование аналоговых каналов
- •4 Задание к лабораторной работе
- •5 Порядок выполнения лабораторной работы
- •6 Содержание отчета
- •Контрольные вопросы
- •Библиографический список
6 Содержание отчета
Отчет должен содержать описание последовательности действий, осциллограммы, таблицы и графики по пункту 5, исходя из варианта (Приложение).
Титульный лист.
Цель работы.
Выводы по пункту 5.
Код программы с комментариями (см. ПРИЛОЖЕНИЕ)
Ответы на контрольные вопросы.
Контрольные вопросы
Изобразите схему цифрового сигнального процессора.
Объясните суть БПФ.
Как устроены цифровые фильтры?
Библиографический список
Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд. — М.: Вильямс, 2007. — 912 с. — ISBN 0-13-090996-3
Цифро-аналоговые преобразователи (ЦАП), теория и принципы работына сайте Рынок микроэлектроники
Цифро-аналоговые преобразователи для задач цифровой обработки сигналов
INL/DNL Measurements for High-Speed ADCs объясняет, как вычисляются INL и DNL
Параллельные ЦАП
Алексей Стахов. Компьютер ФибоначчиЧ. 1,Ч. 2,Ч. 3// PCweek.ru, 2002
ПРИЛОЖЕНИЕ
;**********************************************
;* ADC - Fourier - DAC (Shilenkov E)
;**********************************************
.include "c:\vmlab\include\m16def.inc"
.def temp = r16
;**********************************************
; Начало и вектора прерываний
;
.cseg ;Директива CSEG определяет начало программного сегмента
.org $00 ; Установить положение в сегменте
rjmp start ; Глобальное прерывание
.org $1C
rjmp ad_vector ; вектор прерывания АЦ-преобразования
;***********************************************
; Действия при прерывании по АЦП
;
ad_vector:
in temp, ADCH
reti
;***********************************************
;Начальные установки
;
start:
ldi temp, high(RAMEND) ; инициализация памяти стека
out SPH, temp
ldi temp, low(RAMEND)
out SPL, temp ; завершение инициализации памяти стека
ldi temp, 0b01000101 ; Включение АЦП; Делитель частоты на 16; "свободный полет"
out ADMUX,temp
ldi temp, 0b10101100
out ADCSR,temp ; и активация прерывания по окончанию преобразования
sbi ADMUX, ADLAR ; Установка 1 в бит ориентирования (левое)
ldi temp,$ff
out DDRB, temp
out DDRC, temp
ldi temp,$00
nop
nop
sbi ADCSR, ADSC ; Старт преобразования
sei
forever:
cli ; Запрет прерываний
rol temp ; Сдвиг темпа влево для вывода нужного кода в АЦП
rol temp ; Сдвиг темпа влево для вывода нужного кода в АЦП
cbi PORTC, 1 ; Chip Select для ЦАП
sbi PORTC, 0 ; Тактирование ЦАП
nop
nop
cbi PORTC, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
nop
nop
sbi PORTC, 0 ; Тактирование ЦАП
nop
nop
cbi PORTC, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
nop
nop
sbi PORTC, 0 ; Тактирование ЦАП
nop
nop
cbi PORTC, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
nop
nop
sbi PORTC, 0 ; Тактирование ЦАП
nop
nop
cbi PORTC, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
nop
nop
sbi PORTC, 0 ; Тактирование ЦАП
nop
nop
cbi PORTC, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
nop
nop
sbi PORTC, 0 ; Тактирование ЦАП
nop
nop
cbi PORTC, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
nop
nop
out PORTB, temp ; Вывод содержимого темпа в порт В
sbi PORTC, 0 ; Тактирование ЦАП
cbi PORTB, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
cbi PORTC, 0
rol temp
out PORTB, temp ; Вывод содержимого темпа в порт В
sbi PORTC, 0 ; Тактирование ЦАП
cbi PORTB, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
cbi PORTC, 0
rol temp
out PORTB, temp ; Вывод содержимого темпа в порт В
sbi PORTC, 0 ; Тактирование ЦАП
cbi PORTB, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
cbi PORTC, 0
rol temp
out PORTB, temp ; Вывод содержимого темпа в порт В
sbi PORTC, 0 ; Тактирование ЦАП
cbi PORTB, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
cbi PORTC, 0
rol temp
out PORTB, temp ; Вывод содержимого темпа в порт В
sbi PORTC, 0 ; Тактирование ЦАП
cbi PORTB, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
cbi PORTC, 0
rol temp
out PORTB, temp ; Вывод содержимого темпа в порт В
sbi PORTC, 0 ; Тактирование ЦАП
cbi PORTB, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
cbi PORTC, 0
rol temp
out PORTB, temp ; Вывод содержимого темпа в порт В
sbi PORTC, 0 ; Тактирование ЦАП
cbi PORTB, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
cbi PORTC, 0
rol temp
out PORTB, temp ; Вывод содержимого темпа в порт В
sbi PORTC, 0 ; Тактирование ЦАП
cbi PORTB, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
cbi PORTC, 0
nop
sbi PORTC, 0 ; Тактирование ЦАП
nop
nop
cbi PORTC, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
nop
nop
sbi PORTC, 0 ; Тактирование ЦАП
nop
nop
cbi PORTC, 0 ; Обнуление 0-го пина для синхронизации данных ЦАП
nop
nop
sbi PORTC, 1 ; Chip select для ЦАП
sei ; Разрешение прерываний
rjmp forever ; Бесконечный цикл, прерываемый вектором АЦП