2 Описание основных элементов системы
2.1 Микропроцессор i82386sx
Основой МПС является микропроцессор I82386SX. УГО МП приведена на рисунке 2.1.
Рисунок 2.1 - УГО микропроцессора I82386SX
Назначение сигналов микропроцессора 386:
CLK2 (Clock) — внешний сигнал синхронизации процессора;
D[15:0] (Data) — сигналы шины данных;
А[23:1] (Address) — сигналы шины адреса;
BLE#, BHE# » (Byte Low Enable, Byte High Enable) – разрешение старшего и младшего байта;
W/R# (Write/Read) – сигнал, определяющий тип шинного цикла;
M/IO# (Memory/ IO#) – лог. «1» указывает на обращение к памяти, «0» - на обращение к портам ввода-вывода или подтверждение прерывания;
D/C# (Data/Control#) – сигнал, определяющий тип шинного цикла (лог. «1» при передачи данных памяти или ввода-вывода, «0» - при выборке кода, в цикле подтверждения прерывания или при остановке);
ADS# (Address Status) – сигнал идентификации адресного цикла, во время которого действительны сигналы W/R#, D/C#, M/IO#, ВЕ[0:3] и А[31:2];
NA# (Next Address) – запрос следующего адреса;
READY (Bus Ready) – сигнал завершения шинного цикла;
LOCK (Bus Lock) – сигнал монополизации управления шиной;
INTR (Interrupt Request) – сигнал запроса («1») маскируемого прерывания;
NMI (Non Mascable Interrupt) – сигнал, высокий уровень которого вызывает немаскируемое прерывание NMI;
RESET – Сигнал аппаратного сброса (высоким уровнем);
HOLD, HLDA (Bus Hold Request и Hold Acknowledge) – запрос управления локальной шиной от другого контроллера и подтверждение предоставления;
PEREQ (Processor Extension Operand Request) – запрос на передачу операнда сопроцессором;
BUSY# ERROR# (Processor Extension Busy и Error) – сигналы состояния сопроцессора.
2.2 Шинные формирователи адреса и данных кр1533ап6
В качестве шинных формирователя шины адреса/данных можно использовать одно (только для ША) или двунаправленные ШФ, обеспечивающих необходимую токовую нагрузку, например микросхему КР1533АП6.
Рисунок 2.2 – УГО КР1533АП6
Микросхема КР1533АП6 представляет собой восьмиразрядный двунаправленный приемопередатчик с тремя состояниями на выходе и без инверсии входной информации.
Назначение сигналов КР1533АП6:
, COD
– комбинацией сигналов определяется
режим работы. При низком уровне напряжения
на входе
направление передачи информации
определяется логическим уровнем на
входе COD: от DI к DO при логической “1” и
от DO к DI при логической “0”DО/I[7:0] (Data) — сигналы шины данных
Так как разрядность шины адреса МП 386SX равна 24, то для повышения токовой нагрузки ША необходимо 3 микросхемы. Ещё две микросхемы потребуются для повышения токовой нагрузки ШД.
2.3 Контроллер прерывания i8259a
Система векторных прерываний может быть построена различными способами, однако в настоящее время наиболее часто она реализуется с помощью БИС ПКП I8259A. Микросхема выполнена по n-МОП технологии и размещается в 28-выводном корпусе. Она совместима с ТТЛ-схемами. Для работы БИС требуется единственный источник питания +5В.
Рисунок 2.3 – УГО контролера прерывания I8259A
Назначение сигналов контролера прерывания I8259A:
D0-D7 - Канал данных;
A0 – Адрес 0-го разряда;
IRQ0- IRQ7 – Запрос прерывания;
CS – Выбор микросхемы;
WR – Запись информации;
RD – Чтение информации;
INTA – Подтверждение прерывания;
MS/SV – Выбор ведомой микросхемы;
CAS0-CAS2 – Шина каскадирования;
INT – Прерывание;
GND – Общий;
UCC – Напряжение питания.
Работа микросхемы в автономном режиме:
Один или несколько запросов на прерывание подаются на входы IRQ0-IRQ7;
Запоминаются в регистре запросов IRR;
Регистр обслуживания ISR содержит все запросы, которые в данное время находятся в стадии обработки;
Регистр маски IMR используется для маскирования отдельных уровней;
Приоритетная логика выбирает разрешённый запрос на прерывание с наивысшим приоритетом из числа поступивших и сравнивает его с текущим приоритетом запросов, находящихся на обслуживании;
Генерирует сигнал INT;
Микропроцессор подтверждает приём запроса INT;
СК вырабатывает сигнал подтверждения прерывания INTA#;
Сигнал INTA# поступает на ПКП;
Под воздействием сигнала запрос с высшим приоритетом из IRR фиксируется в соответствующем разряде ISR. Принятый к обслуживанию IRR-бит сбрасывается;
ПКП должен выдавать на процессор номер вектора прерывания n, для чего на него подаётся ещё один сигнал INTA#;
Приём нового запроса разрешается.
Запрос прерывания (в соответствии с требованиями ТЗ на КП) должен происходить после нажатия кнопки S2. Для предотвращения дребезга контакта кнопки необходимо применить схему, показанную на рисунке 2.4. Отличительной особенностью БИС типа I8259A является её программируемость. Программирование осуществляется двумя типами управляющих слов: командами инициализации ICW и управления OCW.
Рисунок 2.4 – Схема подавления дребезга контактов и снятия сигнала IRQ7 после формирования сигнала INTA#