- •Лекция №14 Обмен данными между эвм и ву в режиме пдп.
- •14.1 Алгоритм обмена в режиме пдп.
- •14.2 Программная модель интерфейса ву и кпдп (минимальная конфигурация).
- •Программная модель кпдп.
- •Методика запуска обмена данными по каналу пдп.
- •14.3 Реализация пдп в эвм на основе единого магистрального канала.
- •14.4 Реализация пдп в эвм на основе изолированного магистрального канала.
- •14.5 Назначение каналов контроллера пдп и адреса регистров страниц.
- •Лекция №15 Функциональный состав и программная модель кпдп.
- •15.1 Блок управления.
- •15.2 Каналы контроллера пдп.
- •15.3 Каскадирование контроллеров пдп.
- •Лекция №16 Методика программирования контроллера пдп.
- •Лекция№17 Реализация пдп в ас на основе камак.
- •17.1 Алгоритм выполнения кк операции пдп.
Методика запуска обмена данными по каналу пдп.
В программном режиме работы процессора необходимо:
Проверить состояние внешнего устройства (флаг готовности должен быть 1);
Записать управляющую информацию в регистры интерфейса ВУ и КПДП:
РУ интерфейсом, тип цикла ПДП по отношению к ВУ;
РУ КПДП, тип цикла ПДП по отношению к ОЗУ;
РА, начальный адрес ОЗУ;
РСч, количество байт для обмена.
14.3 Реализация пдп в эвм на основе единого магистрального канала.
В ЭВМ на основе магистрального канала имеется несколько линий (Запрос Шины, Разрешение Шины).
Рис. 14.4 Схема реализации ПДП на основе единого магистрального канала.
Устройство получает сигнал “Разрешение Шины” и захватывает магистраль, начиная цикл обмена данными, по завершении обмена следует по приоритету. В ЭВМ имеются 4 линии ЗШ, РШ: ЗШ3 – РШ3, ЗШ2 – РШ2, ЗШ1 – РШ1, ЗШ0 – РШ0, где самый высокий приоритет ЗШ3 – РШ3.
КПДП может работать в одном из трех режимов:
Фиксированные приоритеты;
Циклически изменяемый приоритет;
Обслуживание ЗШ с единственной пары линий.
14.4 Реализация пдп в эвм на основе изолированного магистрального канала.
В качестве контроллера используется Intel8237A, его основные характеристики:
Число каналов ПДП – 4;
DREQ0 – DACK0
...
DREQ3 – DACK 3
Число КПДП в ЭВМ – 2;
КПДП1 передает 8-разрядные данные, КПДП2 передает 16-разрядные данные.
Максимальное число циклов ПДП без программирования – 65538, 64К цикла.
Максимальная скорость обмена – 1.6 Мбайт/с.
Режимы работы:
Режим фиксированных приоритетов.
Максимальный приоритет устанавливается за линией DREQ0 –DACK0.
Режим циклических приоритетов.
После обслуживания канала ему присваивается самый низкий приоритет.
Режим память-память.
Рис. 14.5 Схема подключения КПДП к системной шине и ВУ.
DB7-DB0 – выводы данных в режиме ПДП.
A15-A8 – старшие разряды адреса, необходимо защелкнуть (защелка 8282);A0-A3 – адресные входы-выходы, в режиме ПДПA0-A3 используются, как выходы;A7-A4 – адресные выходы, в режиме ПДП на эти линии устанавливаются соответствующие адреса ОЗУ.
При работе с памятью в режиме ПДП контроллер должен использовать 24-адресные ОЗУ, старшие биты надо программировать до начала передачи ПДП.
Chip Select, выбор кристалла, в программном режиме используется для определения базового адреса КПДП в области адресов ВУ. Базовый адрес КПДП1=0, КПДП2=C0h.
,чтение/запись, в программном режиме не используются. В режиме ПДП используются как выходы и определяют направление передачи данных по отношению к ОЗУ.
,вывод/ввод по отношению к ВУ.
AEN Address Enable, показывает, что на ШД установлен адрес.
ADSTB – строб адреса, записывает данные с ШД в регистр защелки.
HRQ– запрос шины.
HLDA– разрешение шины.
CLK– вход импульсов синхронизации,МГц.
RESET– сброс, переводит контроллер в исходное состояние и маскирует все запросы от ВУ.
READY– готовность, вход в режиме ПДП задерживает цикл, если устройство не готово.
EOP– окончание обмена. Активный уровень сигнала завершает обмен данными.
DREQ0-DREQ3 – входы запросов прерываний от ВУ.
DACK0-DACK3 – входы сигналов подтверждения ПДП.