Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Схемотехника высокопроизводительных систем. Лабораторный практикум
.pdf
При уменьшении длительности допустимая амплитуда помехи
возрастает. В связи с этим различают статическую и динамическую
помехоустойчивость. Если длительность помехи больше некоторого
значения, при котором допустимая амплитуда помехи уже не зависит
от ее длительности, то такая амплитуда характеризует статическую
помехоустойчивость.
2.2. Порядок выполнения
1. Запустите программу моделирования электронных схем Multi-
sim 10. В главном меню выберите пункт «Simulate/Digital Simulation
Settings…» и установите режим Real.
2. Соберите схему по рис. 2.2, используя логические элементы
2И-НЕ из библиотеки TTL модели 74LS. Подайте от генератора им-
пульсов на вход схемы прямоугольные импульсы частотой 500 КГц.
Измерьте длительность отрицательного импульса на выходе четвертого ЛЭ с помощью осциллографа. Для измерения используйте два
визира T1 и T2 осциллографа. Вычислите среднее время задержки
распространения сигнала одного ЛЭ.
3. Соберите схему по рис. 2.4 из элементов TTL модели 74LS
и измерьте время задержки распространения сигнала ЛЭ.
4. Соберите схему по рис. 2.6, используя ЛЭ TTL модели 74LS,
и измерьте время задержки распространения сигнала.
5. Соберите схему по рис. 2.8 и снимите зависимость величины
тока, потребляемого по цепи питания КМОП-инвертора, от частоты
входного сигнала. В качестве VT1 следует использовать транзистор
из библиотеки MOS_3TEP модели 2N6804, а в качестве VT2 – транзистор из библиотеки MOS_3TEN модели 2N6659. Частоту генератора
изменяйте в диапазоне 5 КГц – 5000 КГц с коэффициентом 10.
На участках резкого изменения тока от частоты произведите более
детальные исследования. Амплитуду входного сигнала установите
равной 6 В. Амперметр используйте в режиме AC. Полученные данные занесите в таблицу. Рассчитайте величину потребляемой мощно-
21
сти как произведение напряжение питания на потребляемый ток. Построите график зависимости потребляемой мощности от частоты
входного сигнала, откладывая частоту по оси абсцисс в логарифмическом масштабе.
Отчет о работе
Содержание отчета:
1. Титульный лист.
2. Цель работы.
3. Схемы для измерения динамических параметров ИМС.
4. Осциллограммы исследования задержек распространения сигнала
логическими элементами.
5. Таблицы с экспериментальными результатами исследования ди-
намических параметров ЛЭ.
6. График зависимости потребляемой мощности от частоты входно-
го сигнала ЛЭ.
7. Выводы.
Контрольные вопросы
1. Что такое динамические параметры логических элементов и какие факто-
ры определяют их значения?
2. Каким образом измеряется время задержки распространения сигнала в ло-
гическом элементе?
3. Как находится среднее время задержки распространения сигнала?
4. Что такое динамическая мощность и как можно определить ее величину?
5. Какие схемные варианты используются для измерения времени задержки
распространения сигнала в логическом элементе?
6. Какие можно сделать выводы по результатам оценок времени задержки
распространения сигнала одним и тем же логическим элементом 2И-НЕ
различными способами?
22
Лабораторная работа № 3.
ИССЛЕДОВАНИЕ МУЛЬТИПЛЕКСОРОВ
И ИХ ПРИМЕНЕНИЕ ДЛЯ РЕАЛИЗАЦИИ
БУЛЕВЫХ ФУНКЦИЙ
Цель работы – приобретение навыков исследования мультиплек-
соров и использования их для реализации булевых функций.
3.1. Краткие теоретические сведения
В цифровых устройствах часто возникает задача передачи циф-
ровой информации от различных источников к одному приемнику.
Для этого на входе приемника устанавливается устройство, называемое мультиплексором, которое согласно коду адреса подключает
к своему выходу один из источников информации. Например, из четырех источников D0, D1, D2 и D3, которые подключены к информационным входам мультиплексора, необходимо выбрать один. Для
этого должен быть указан номер информационного входа. Обычно он
задается двоичным кодом на управляющих входах мультиплексора.
Для мультиплексора с двумя информационными входами достаточно
одного управляющего входа Х0, для мультиплексора с четырьмя информационными входами достаточно двух – Х1 и Х0 и т.д. Булева
функция, описывающая мультиплексор с четырьмя информационными входами, имеет вид [6]:
(3.1)
где Y – значение логического сигнала на выходе MS;
D0, D1, D2 и D3 – значения логических сигналов на информаци-
онных входах мультиплексора;
X1, X0 – управляющие переменные, задающие номер информаци-
онного входа мультиплексора.
Аналогичный вид имеют выражения для мультиплексора с 2-мя,
8-ю и т.д. информационными входами. Обычно мультиплексоры обозначаются так: MS2-1 – мультиплексор с двумя информационными
23
входами на один выход; MS8-1 – мультиплексор с восемью информа-
0
1
2
3
A
B
б
Y
а
а
б
D0
X0
D1
Y
ционными входами на один выход и т.п. Мультиплексоры могут быть
собраны из простейших логических элементов И, ИЛИ, НЕ. Также
выпускаются готовые мультиплексоры в виде ИМС.
Схема MS2-1, собранная на базе простейших логических элементов, приведена на рис. 3.1, а. Здесь же показано обозначение этого
мультиплексора в виде субсхемы ms2-1 (рис. 3.1, б). Информационные входы обозначены как D0, D1, а управляющий – как X0.
мационными входами 0, 1, 2 и 3 и управляющими входами A, B.
На рис. 3.2, б обозначение этого мультиплексора в виде субсхемы.
Рис. 3.2. Схема а) мультиплексора MS4-1 и его обозначение б) как субсхемы
Рис. 3.1. Схема а) мультиплексора MS2-1
и его обозначение б) как субсхемы ms2-1
На рис. 3.2, а приведена схема мультиплексора MS4-1 с инфор-
24
Другая сфера применения мультиплексоров – построение логических функций нескольких переменных в виде дизъюнктивной нормальной формы. Это применение основано на разложении булевой функции
по 1-й, 2-м и большему числу переменных по методу Шеннона.
В качестве примера рассмотрим применение разложения Шеннона для реализации одной и той же булевой функции Y = U(0, 1, 2, 3, 4,
8, 12, 13, 15) от четырех переменных A, B, C, D с помощью мультиплексоров различного типа. Числа в скобках для функции U указывают те строки таблицы истинности, в которых Y принимает значения, равные 1. В совершенной дизъюнктивной нормальной форме
(СДНФ) эта булева функция имеет вид [6]:
+ (3.2)
Для построения комбинационной схемы, реализующей функцию
(3.2) на базе мультиплексоров MS2-1, разложим функцию по одной
переменной, начиная, например, с переменной А старшего разряда.
Сгруппировав в выражении (3.2) члены, содержащие переменные А
и , получим:
+ . (3.3)
Аналогично разложим функции f1 и f2 по переменным С,,
и D,, соответственно:
(3.4)
(3.5)
Выражения (3.3), (3.4) и (3.5) позволяют построить принципиальную схему комбинационного устройства на MS2-1 для функции (3.2) –
рис. 3.3. Схема содержит четыре мультиплексора MS2-1. Первый реа-
25
лизует зависимость (3.3), второй и четвертый реализуют функцию f1,
f1
f2
MS
3
0
1
X
MS
4
0
1
X
MS
2
0
1
X
MS
1
0
1
X
B
D
C
Y
A
“1”
B
а третий мультиплексор – функцию f2.
Рис. 3.3. Схема реализации функции на мультиплексорах MS2-1
При построении комбинационной схемы для реализации функции
(3.2) на базе MS4-1 в исходной функции сгруппируем члены, вынося
за знак скобок произведение двух переменных, (например, А и В),
следующим образом:
(3.6)
Комбинационная схема, реализующая функцию Y в форме (3.6)
на мультиплексорах MS4-1 приведена на рис. 3.4.
На информационные входы элемента MS1 (в соответствии с их
адресом, определяемым переменными А и В) подаются соответству-
ющие функции (в скобках). Адрес определяет нулевой информационный вход, поэтому сюда подводится логическая единица. Адрес
определяет первый информационный вход, поэтому к нему подключен выход элемента MS2, реализующего зависимость . Адрес
определяет второй информационный вход элемента MS1, к кото-
рому подведен выход MS 3, реализующего зависимость . Адрес
определяет третий информационный вход MS1, на который пода-
ется сигнал с выхода MS4, реализующего . [6]
26
“1”
“1”
“0”
“1”
“0”
“1”
“0”
MS
4
0
1
2
3
1
0
Y
MS
2
0
1
2
3
1
0
MS
3
0
1
2
3
1
0
MS
4
0
1
2
3
1
0
MS
4
0
1
2
3
1
0
MS
4
0
1
2
3
1
0
MS
1
0
1
2
3
1
0
A B C
D C D
C
D
Рис. 3.4. Схема реализации функции на мультиплексорах MS4-1
Схема на рис. 3.4 построена в соответствии с (3.6) формализовано. В связи с этим оказалось, что в ней мультиплексоры MS2 и MS3
реализуют одну и ту же функцию. MS3 можно удалить, а выход MS2
соединить с информационными входами 1 и 2 MS1.
Для построения комбинационной схемы на базе мультиплексора
MS8-1 функцию (3.2) необходимо разложить по трем переменным,
например, по А, В, С. Сочетания прямых или инверсных значений
этих переменных будут определять в мультиплексоре MS8-1 адреса
определенных информационных входов. Сгруппируем в выражении
(3.2) члены с одними и теми же адресами информационных входов,
вынося их за скобки:
(3.7)
Адрес определяет информационный вход MS8-1 с номером 0;
адрес определяет информационный вход MS8-1 с номером 1 и
т.д. Следует отметить, что в выражении (3.7) отсутствуют комбинации и , определяющие третий и пятый информационные
входы MS8-1. Выражения в скобках в формуле (3.7) определяют подаваемые на данные входы сигналы. То есть сигнал на нулевой ин-
27
формационный вход, равный , обеспечивается подачей на
Адрес информационного входа
Подаваемое
значение
Код
Номер
0
1
1
1
2
3
0
4
5
0
6
1
7
него логической 1. Та же самая ситуация с первым информационным
входом. На второй информационный вход с адресом в соответствии с (3.7) необходимо подать сигнал . И так далее до входа с но-
мером 7. На те информационные входы, адреса которых отсутствуют
в (3.7) – третий и пятый, необходимо подать логический 0. С учетом
всех этих замечаний выражение (3.7) можно записать так:
(3.8)
Порядок программирования MS8-1 для реализации функции (3.2)
приведен в табл. 3.1.
Таблица 3.1
На рис. 3.5 показана принципиальная схема реализации функции
(3.2) на мультиплексоре MS8-1. Выбор адреса того или иного канала
обеспечивается переменными А, В, С, подаваемыми на адресные входы
2, 1, 0.
Соединение информационных входов с линиями , , 1, 0 выполнено в соответствии с табл. 3.1.
В данной лабораторной работе для реализации функции на MS8-1
используются два мультиплексора MS4-1, которые выполнены в виде
28
одной микросхемы 74LS153D из контейнера 74LS. Обозначения
MS
0
1
2
3
4
5
6
7
2
1
0
A
B
C
Y
на корпусе для первого MS4-1: 1С0, 1С1, 1С2, 1С3 – информационные входы; 1Y – выход; А и B – входы сигналов управления. Для второго MS 4-1: 2С0, 2С1, 2С2, 2С3 – информационные входы; 2Y – выход; А и В – входы сигналов управления.
Рис. 3.5. Реализация функции на мультиплексоре MS8-1
Пример подсоединения микросхемы 74LS153D в качестве мультиплексора MS8-1 для реализации на нем некоторой булевой функции
F(A, B, C, D) приведен на рис. 3.6.
Для объединения двух мультиплексоров MS4-1 в один используются
входы ~1G и ~2G разрешения работы 1-го и 2-го мультиплексоров.
На них подается значение A и . Для объединения выходов 1Y и 2Y
мультиплексоров MS4-1 в один выход MS8-1 использован элемент ИЛИ.
Для исследования одновыходных логических схем будем использовать логический преобразователь (Logic Converter) – устройство,
обеспечивающее взаимные преобразования различных способов
представления логических схем (см. рис. 3.6). С его помощью можно:
по таблице истинности получить логическое выражение;
по логическому выражению получить логическую схему или
таблицу истинности;
по логической схеме построить таблицу истинности.
29
Рис. 3.6. Реализация логической функции на мультиплексоре MS8-1
Преобразователь имеет 8 выходов от А до Н логических переменных, к которым можно подключать до восьми входов анализируемой
комбинационной схемы, а также вход Out, к которому должен быть
подключен выход схемы.
Для анализа собранной логической схемы ее входы необходимо
соединить с выходами логического преобразователя, а выход – с входом Out логического преобразователя. Далее, открыв свойства (Prop-
erties) логического преобразователя и нажав там верхнюю кнопку,
можно получить таблицу истинности для функции, реализованной
данной схемой. При этом переменные преобразователя, соответствующие подключенным входам схемы, активизируются (кружки над
ними станут белыми). Нажав следующую кнопку, можно получить
логическое выражение для моделируемой функции в форме СДНФ,
которое затем можно упростить, нажав на третью кнопку.
30
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]