Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Основы проектирования ПЛИС и БМК. Практикум
.pdf
МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ
РОССИЙСКОЙ ФЕДЕРАЦИИ
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ
ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
«ДОНСКОЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»
Кафедра «Автоматизация производственных процессов»
ОСНОВЫ ПРОЕКТИРОВАНИЯ
ПЛИС И БМК
Практикум
Ростов-на-Дону
ДГТУ
2019
УДК 004.312
Составитель: А.В. Болдырев
Основы проектирования ПЛИС и БМК:
практикум. – Ростов-на-Дону: Донской гос. техн. ун-т,
2019. – 50 с.
Практикум разработан для студентов направлений «Управление в технических
системах» и «Автоматизация технологических процессов и производств» всех форм
обучения и предназначен для теоретического и практического освоения основ
проектирования ПЛИС типов FPGA, CPLD и БМК средствами САПР Altera Quartus II,
Xilinx ISE и «Ковчег», а также макетирования проектов на стендах SDK-6.1/E и SDK-
7.1R1.
УДК 004.312
Печатается по решению редакционно-издательского совета
Донского государственного технического университета
Ответственный за выпуск
зав. кафедрой «Автоматизация производственных
процессов» канд. техн. наук, доцент А.Д. Лукьянов
_____________________________________________________________
В печать 15.02.2019 г.
Формат 60×84/16. Объем 3,1 усл. п. л.
Тираж 30 экз. Заказ № 195.
_____________________________________________________________
Издательский центр ДГТУ
Адрес университета и полиграфического предприятия:
344000, г. Ростов-на-Дону, пл. Гагарина, 1
© Донской государственный
технический университет, 2019
2
Содержание
Условные обозначения……………………………………………………………………….4
Введение в ПЛИС и БМК…….……………………………………...……………………….5
Практическое занятие №1
ЛАБОРАТОРНЫЙ КОМПЛЕКС ДЛЯ ИЗУЧЕНИЯ
ОСНОВ ПРОЕКТИРОВАНИЯ ПЛИС ФИРМЫ ALTERA………………………………...7
Практическое занятие №2
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛИС В СРЕДЕ QUARTUS II …………..…………….12
Практическое занятие №3
МОДЕЛИРОВАНИЕ ПРОЕКТА ПЛИС В СРЕДЕ MODELSIM – ALTERA……………..16
Практическое занятие №4
МОДЕЛИРОВАНИЕ ПРОЕКТА ПЛИС В СРЕДЕ QUARTUS II…………..……………...20
Практическое занятие №5
НАЗНАЧЕНИЕ СИГНАЛОВ ПРОЕКТА ВЫВОДАМ КОРПУСА
И КОНФИГУРИРОВАНИЕ ПЛИС В СРЕДЕ QUARTUS II…………………..…………...25
Практическое занятие №6
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛИС В СРЕДЕ XILINX ISE.……………..…………...29
Практическое занятие №7
НАЗНАЧЕНИЕ СИГНАЛОВ ПРОЕКТА ВЫВОДАМ КОРПУСА
И ПРОГРАММИРОВАНИЕ ПЛИС В СРЕДЕ XILINX ISE.…………………..…………...35
Практическое занятие №8
ОСНОВЫ ПРОЕКТИРОВАНИЯ БИС НА БМК В САПР «КОВЧЕГ»...……..…………...41
Практическое занятие №9
РАЗМЕЩЕНИЕ ЯЧЕЕК И СИНТЕЗ ТОПОЛОГИИ БМК
В САПР «КОВЧЕГ»………………………………..……………………………..…………...45
Рекомендуемый библиографический список………………………………………..………50
3
УСЛОВНЫЕ ОБОЗНАЧЕНИЯ
БИС - большая интегральная схема
СБИС - сверхбольшая интегральная схема
ПЛИС - программируемая логическая интегральная схема
ПЛК - программируемый логический контроллер
БМК (ВМ, GA) - базовый матричный кристалл (вентильная матрица)
ПЛМ (PLA) - программируемая логическая матрица
ПМЛ (PAL) - программируемая матричная логика
ПЗУ (ROM) - постоянное запоминающее устройство
ОЗУ (RAM) - оперативное запоминающее устройство
ИМС - интегральная микросхема
ЖКИ - жидкокристаллический индикатор
САПР (EDA) - система автоматизированного проектирования
SRAM - статическое ОЗУ
АЦП - аналого-цифровой преобразователь
ЦАП - цифро-аналоговый преобразователь
ЦОС - цифровая обработка сигнала
ASIC - специализированные заказные БИС
EEPROM - электрически перепрограммируемое ПЗУ
UART - универсальный асинхронный приемо-передатчик
FPGA (ПВМ) - программируемая пользователем вентильная матрица
CPLD (ПКМБ) - сложное программируемое логическое устройство
(программируемые коммутируемые матричные блоки)
ЛБ - логический блок
GAL - изменяемый массив логики
ПАИС (FPAA) - программируемая аналоговая интегральная схема
SOPC (SoC) - система на кристалле
AC/DC - переменный ток/постоянный ток
JTAG - интерфейс для тестирования, программирования и отладки ИМС
USB - универсальная последовательная шина
VHDL - язык описания аппаратуры ИМС
AHDL - язык описания аппаратуры фирмы Altera
LED - светодиод
SW - переключатель
ISP - программируемые в системе (ПЛИС)
JEDEC - стандарт, разработанный сообществом (комитетом) инженеров,
специализирующихся в области электронных устройств
DSP - цифровой сигнальный процессор
IDE - отладочная среда
LPT - параллельный порт (принтера)
УГО - условное графическое обозначение
ЭП - элементарная проверка
4
Введение в ПЛИС и БМК
В любой современной микропроцессорной системе наряду со стандартными
устройствами, такими, как процессор, память, интерфейсные схемы присутствуют и
нестандартные части, специфичные для данной разработки. Это относится к схемам
управления блоками, обеспечения их взаимодействия и др. Стандартные БИС/СБИС
лидируют по уровню интеграции, т. к. высокая стоимость проектирования
оптимизированных по плотности БИС/СБИС, достигающая сотен миллионов долларов,
оказывается в данном случае приемлемой, поскольку раскладывается на большое число
производимых микросхем.
Реализация нестандартной части системы исторически была связана с
применением микросхем малого и среднего уровней интеграции. Применение этих ИМС
сопровождалось резким ростом числа их корпусов на платах, усложнением монтажа,
снижением надежности системы и ее быстродействия. В то же время заказать для
системы специализированные ИМС высокого уровня интеграции оказывалось
затруднительным, т. к. было связано с очень большими затратами средств и времени на
проектирование.
Возникшее противоречие нашло разрешение в разработке БИС/СБИС с
программируемой и репрограммируемой структурами, получившими обобщенное
название «Программируемые логические интегральные схемы».
ПЛИС – удобные в освоении и применении элементы, альтернативы которым
зачастую трудно найти. В отличие от обычных цифровых микросхем, логика работы
ПЛИС не определяется при изготовлении, а задаётся посредством программирования
или проектирования. Для программирования используются программатор и IDE
(отладочная среда), позволяющие задать желаемую структуру цифрового устройства в
виде принципиальной электрической схемы или программы на специальных языках
описания аппаратуры: Verilog, VHDL, AHDL и др.
Альтернативными ПЛИС решениями является применение: программируемых
логических контроллеров (ПЛК); ASIC — специализированных заказных БИС, которые
при мелкосерийном и единичном производстве существенно дороже;
специализированных компьютеров, процессоров (например, цифрового сигнального
процессора DSP) или микроконтроллеров, которые из-за программного способа
реализации алгоритмов в работе медленнее ПЛИС.
Некоторые производители для ПЛИС собственного изготовления предлагают
программные процессоры, которые можно модифицировать под конкретную задачу, а
затем встроить в ПЛИС. Применение ПЛИС обеспечивает увеличение свободного места
на печатной плате (или уменьшает размеры платы), упрощает проектирование самой
ПЛИС, увеличивает быстродействие схемы в целом.
Классификация ПЛИС по структурному признаку дает наиболее полное
представление о классе задач, пригодных для решения на той или иной ПЛИС.
Основным критерием такой классификации является наличие, вид и способы
коммутации элементов, организованных в виде матриц. По этому признаку можно
выделить несколько классов ПЛИС.
1. Программируемые логические матрицы ПЛМ (PLA, Programmable Logic
Array) – ПЛИС, имеющие программируемые матрицы элементов «И» и «ИЛИ».
5
Недостаток такой архитектуры – слабое использование ресурсов программируемой
матрицы «ИЛИ».
2. Программируемая матричная логика ПМЛ (PAL) отличается от ПЛМ тем, что
матрица «ИЛИ» выполняется фиксированной, т.е. непрограммируемой. Более сложной
электрически стираемой разновидностью идеологии ПМЛ является изменяемый массив
логики GAL.
Архитектуры ПЛМ и ПМЛ являются предшественниками современных ПЛИС,
содержат небольшое количество ячеек, к настоящему времени морально устарели и
применяются для реализации относительно простых устройств, для которых не
существует готовых ИМС средней степени интеграции.
3. Базовые матричные кристаллы БМК, другое название которых – вентильные
матрицы ВМ (GA, Gate Array), представляют собой набор несоединенных
(нескоммутированных) вентильных элементов.
4. Программируемые вентильные матрицы ПВМ (FPGA, Field Programmable
Gate Array) состоят из логических блоков (ЛБ) и коммутирующих путей –
программируемых матриц соединений. ЛБ таких ПЛИС состоят из одного или
нескольких относительно простых логических элементов, в основе которых лежит
таблица перекодировки, программируемый мультиплексор, D-триггер, а также цепи
управления. Ряд семейств ПЛИС этого класса имеют встроенные реконфигурируемые
модули памяти, что делает архитектуру ПВМ весьма удобным средством реализации
алгоритмов цифровой обработки сигналов, основными операциями в которых являются
перемножение, умножение на константу, суммирование и задержка сигнала.
5. Программируемые коммутируемые матричные блоки ПКМБ (CPLD, Complex
Programmable Logic Devices) содержат несколько матричных логических блоков
(каждый из которых имеет структуру ПЛМ), объединенных коммутирующей матрицей.
ПКМБ чаще применяют для реализации управляющих и интерфейсных схем.
6. Программируемые аналоговые интегральные схемы ПАИС (FPAA, Functional
Programmable Analog Array) – содержат комбинацию как цифровых, так и аналоговых
элементов.
7. Система на кристалле SOРC (System On Programmable Chip), другое название
– SoC (System-on-Chip). Развитие архитектур ПЛИС идет по пути создания
комбинированных архитектур, сочетающих удобство реализации алгоритмов ЦОС на
базе таблиц перекодировки и реконфигурируемых модулей памяти, характерных
для FPGA-структур и многоуровневых ПЛИС с удобством реализации цифровых
автоматов на CPLD-архитектурах. В основе идеи SOРC лежит интеграция всей
электронной системы в одном кристалле. Компоненты этих систем разрабатываются
отдельно и хранятся в виде файлов параметризируемых модулей. Окончательная
структура SOPC-микросхемы выполняется на базе этих «виртуальных компонентов» с
помощью программ систем автоматизации проектирования (САПР) электронных
устройств – EDA (Electronic Design Automation). Благодаря стандартизации в одно целое
можно объединять «виртуальные компоненты» от разных разработчиков.
В отличие от других классов ПЛИС базовые матричные кристаллы
программируются технологически, путём нанесения маски соединений последнего слоя
металлизации. БМК с маской заказчика обычно изготавливаются на заказ небольшими
сериями. Достоинство БМК состоит в следующем. Если разработчику необходимо
6
применить оригинальные схемные решения на основе БИС, но существующие БИС для
этих целей не подходят, а разрабатывать с нуля и производить очень долго,
неэффективно и дорого, то возможный выход — использовать БМК, которые уже
разработаны и изготовлены. Так как на БМК разведены, но не соединены элементарные
цепи и логические элементы, заказчиком разрабатывается схема соединений, так
называемая маска. Эта маска наносится в качестве последнего слоя на базовый
матричный кристалл, и элементарные схемы и разрозненные цепи на БМК складываются
в одну большую схему. Существенным недостатком БМК является невозможность
изменения созданной технологическим путем схемы.
Практическое занятие №1
ЛАБОРАТОРНЫЙ КОМПЛЕКС ДЛЯ ИЗУЧЕНИЯ
ОСНОВ ПРОЕКТИРОВАНИЯ ПЛИС ФИРМЫ ALTERA
Цель занятия: Изучение состава оборудования, функциональных возможностей
лабораторного комплекса и приобретение навыков работы с
оборудованием комплекса.
1. Состав лабораторного комплекса
В состав комплекса входят стенд SDK-6.1/E и модуль расширения SDX-09,
производимые ООО «ЛМТ» (г.Санкт-Петербург) [1,2], а также инструментальный
компьютер, адаптеры питания и соединительные кабели.
Стенд SDK-6.1/E предназначен для изучения основ проектирования современных
электронных модулей на базе ПЛИС средней степени интеграции. Стенд также может
использоваться для создания прототипов встраиваемых систем автоматического
управления и сигнальной обработки, в т.ч. измерительных приборов и контроллеров.
7
Основной ПЛИС стенда является CYCLONE EP1C6T144C8N (Altera), содержащая
5980 логических ячеек и 59 Кбит ОЗУ. Вспомогательная ПЛИС - MAX EPM3128ATC100
(Altera) содержит 128 макроячеек, 8 LAB. Стенд оснащен подсистемой памяти (FLASH,
SRAM, EEPROM), необходимой для построения полнофункционального вычислительного
ядра. Внутренняя FLASH-память рассчитана на хранение и загрузку по выбору до 16
различных конфигурационных файлов ПЛИС.
Разработка проекта и генерация конфигурационного файла для стенда SDK-6.1/E
производится в инструментальной среде Quartus II фирмы Altera. Загрузка файла с
расширением .rbf (Raw Binary File) в основную ПЛИС стенда осуществляется через
интерфейсы RS-232C или USB при помощи специальной утилиты sdk61fw. Кроме того,
загружать конфигурационный файл в основную и вспомогательную ПЛИС можно при
помощи адаптеров ByteBlaster (Altera) или ВВА-1.0 (ООО «ЛМТ») через JTAG-порт
непосредственно из среды Quartus II. Однако данная опция в работе не используется.
Назначение элементов и внутренняя организация стенда SDK-6.1/E приведены
соответственно на его фото и структурной схеме.
Модуль расширения SDX-09 предназначен для сопряжения стендов серии SDK с
разнообразным оконечным оборудованием (датчиками, исполнительными устройствами).
Модуль позволяет подключать внешние устройства через аналоговые порты ввода–
вывода и гальванически изолированные дискретные порты ввода–вывода.
8
Дискретные выходы рассчитаны на 350В DC, 120 мА, дискретные входы – 24 В
AC/DC, релейные выходы – 220 В AC/DC, 2 А. Аналоговые входы-выходы имеют
одинаковые параметры: ± 10 В, 0..20 мА.
Назначение элементов и внутренняя организация модуля SDX-09 приведены
соответственно на его фото и структурной схеме.
9
2. Порядок выполнения задания
1. Ознакомиться с составом и основными характеристиками оборудования
лабораторного комплекса.
2. Подключить модуль SDX-09 к стенду SDK-6.1/E с помощью кабеля К-40.
3. Подключить стенд SDK-6.1/E к персональному компьютеру при помощи
коммуникационных кабелей RS-232 и USB.
4. Подключить кабели питания к стенду SDK-6.1/E и модулю SDX-09.
5. Перевести все 8 движковых переключателей и 4 переключателя PAGE номера
конфигурации ПЛИС в нижнее положение.
6. Включить адаптеры питания в сеть. При этом на ЖКИ стенда появится
сообщение «SDK6.1 Flash Writer», зажгутся светодиоды индикаторов питания, а
светодиоды D0 - D7 и CARRY начнут по очереди зажигаться и гаснуть.
Тестирование стенда SDK-6.1/E
7. Запустить программу тестирования стенда SDK-6.1/E, демонстрирующую
работоспособность основных его подсистем – модуля ЖКИ, переключателей, памяти и
т.д. Для этого установить на переключателях PAGE номер конфигурации ПЛИС,
соответствующий 1-й странице FLASH-памяти конфигураций – 0001, и нажать кнопку
RESET для рестарта системы. В результате на ЖКИ появится надпись «I am SDK 6.1!
Select test…», а на модуле SDX-09 зажгутся светодиоды DIN1 – DIN7 и DOUT0 – DOUT7.
8. Тестировать интерфейс RS-232, для чего передвинуть движковый переключатель
D0 в верхнее положение. При этом на ЖКИ в нижней строке появится название теста
«Test 1: RS232». После нажатия тактовой кнопки CONTROL нижняя строка ЖКИ станет
пустой. Запустить на компьютере программу-терминал PuTTY и загрузить сессию
«Проверка RS-232». В открывшемся окне терминала ввести несколько алфавитноцифровых символов. Если каждый введенный символ будет появляться в начале нижней
строки ЖКИ стенда и на экране терминала (в результате отсылки эхом сигналов символа
обратно на компьютер) – значит, интерфейс RS232 функционирует нормально. Для
выхода из теста нажать кнопку CONTROL или передвинуть соответствующий
движковый переключатель в нижнее положение. Закрыть сессию PuTTY.
9. Тестировать дискретные входы/выходы, для чего передвинуть движковый
переключатель D2 в верхнее положение. При этом на ЖКИ в нижней строке появится
название теста «Test 3: Ext. PIO». После нажатия тактовой кнопки CONTROL через
разъем дискретных входов/выходов стенда на модуль SDX-09 будут поочередно
подаваться «бегущая 1» и «бегущий 0» с частотой порядка 1 Гц, что отобразится в виде
поочередно зажигающихся светодиодов модуля. Для выхода из теста нажать кнопку
CONTROL или передвинуть соответствующий движковый переключатель в нижнее
положение.
10. Тестировать движковые переключатели и светодиоды, для чего передвинуть
движковый переключатель D4 в верхнее положение. При этом на ЖКИ в нижней строке
появится название теста «Test 5: Switches». После нажатия тактовой кнопки CONTROL
название теста сменит надпись «Move switches». Перемещением движковых
переключателей удостовериться в отображении их состояний соответствующими
светодиодами. Для выхода из теста нажать кнопку CONTROL.
10
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]