Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Основы архитектуры компьютера. Учебное пособие
.pdf
51
Секция S3
16 МБ
Данные
D31-D0
8 8 8
D31 -D24
D23 -D16 D15-D8
D7-D0
A25 -A2
30
Адрес A32-A2
4
Выбор байтов #BE3-#BE0
#BE3 #BE2 #BE1 #BE0
A #CS A #CS
A #CS A #CS
A25 -A2A25 -A2A25-A2
8
16 МБ 16 МБ 16 МБ
Секция S2 Секция S1
Секция S0
восемь 8-битовых секций памяти. На рисунке 3.2 в качестве примера приведена ОП с 32-битовой организацией (ОП-32).
Рис. 3.2. Структура ОП-32 объемом 64 МБ с организацией 16 М32
Рассматриваемая структура ОП-32 состоит из четырех 8-битовых
секций памяти S0, S1, S2 и S3 по 16 Мбайт, подключенных к линиям дан-
ных D7–D0, D15–D8, D23–D16 и D31–D24 соответственно. Для упроще-
ния рисунков здесь и далее все примеры организации ОП даются для
32-битовой памяти.
3.3. Типичная структура оперативной памяти
динамического типа
Оперативная память компьютера строится на основе микросхем ди-
намического типа DRAM, поэтому ее часто называют динамической па-
мятью. Микросхемы DRAM имеют 1- , 4-, либо 8-разрядную организацию.
На рисунке 3.3 приведена типичная структурная схема БИС DRAM с ор-
ганизацией 256К1.
Полный адрес ячейки запоминающего массива делится на два ком-
понента – адрес столбца и адрес строки, которые фиксируются в специальных регистрах-защелках с помощью стробов адреса столбца #CAS и
строки #RAS. Условно каждая точка пересечения столбца и строки представляет собой одноразрядную память. В DRAM эта ячейка представляет
собой конденсатор, в роли которого выступает транзистор. Наличие элек-
трического заряда на конденсаторе ассоциируется с логической «1», а отсутствие – с логическим «0».
52
З а щ е л к а а д р е с а
с т о л б ц а
З а щ е л к а а д р е с а
с т р о к и
Б у ф е р
д а н н ы х
# C A S
# R A S
9
9
9
А д р е с
с т р о к и / с т о л б ц а
1
А д р е с
с т о л б ц а
А д р е с
с т р о к и
З а п о м и н а ю щ и й
м а с с и в
# W E
Р а з р е ш е н и е
с ч и т ы в а н и я
Д а н н ы е
Рис. 3.3. Структура типичной микросхемы DRAM
При считывании данных конденсаторы разряжаются, поэтому в
микросхемах DRAM необходимо периодическое восстановление хранимых данных, для чего требуется специальная схема регенерации. Эту
функцию реализует специальное устройство – контроллер динамической
памяти (КДП). Кроме того, КДП осуществляет селекцию подключаемых к
нему банков памяти и преобразование n-разрядной шины адреса в n/2-
разрядную мультиплексную шину адресов строки и столбца, подключае-
мую к БИС DRAM.
3.4. Синхронная память SDRAM, методы повышения
пропускной способности в DDR, DDR2 и DDR3
1. Типичная схема SDRAM (или SDR)
Все действия по обращению к этой памяти синхронизируются им-
пульсами тактовой частоты внешней (системной) шины микропроцессора,
например F = 100 МГц. При этом передача 64 битовых данных через шину
(ШДОП) модуля основной памяти (ОП) в МП производится по нарастаю-
щему фронту каждого синхроимпульса, то есть через период Т.
Быстродействие ОП принято оценивать по величине ее максимальной
пропускной способности ПСОП, которая выражается числом байт, переда-
ваемых с частотой F через шину (ШДОП) памяти шириной k (в байтах):
ПС
= F k.
ОП
Ширина шины в SDRAM равна 8 байт = 64 бит, поэтому ее пропуск-
ная способность ПС
SDRAM
, когда частота синхронизации шины
F = 100 МГц, составляет
ПС
SDRAM
= 100 МГц 8 байт = 800 Мбайт/с.
53
Отметим, что полученная оценка ПС
SDRAM
справедлива только в ре-
жиме страничного пакетного доступа, когда элементы пакета для одной
страницы считываются в каждом такте длиной Т = 1/F.
При выборке данных, расположенных на разных страницах, требуется несколько подготовительных тактов, обычно 2–3, что приводит к задержке на это количество тактов выдачи элемента данных (пакета) отно-
сительно моментов подачи стробов #CAS и #RAS, а также сигнала деак-
тивации (регенерации) перед выдачей последнего элемента. Количественные характеристики этих задержек определяют так называемый, тайминг
памяти. Чаще всего он имеет вид 2–2–2, реже 3–3–3.
Современные МП по показателю пропускной способности (ПС
МП
)
его внешней шины постоянно опережают память, построенную на основе
микросхем DRAM (ПС
приблизить характеристики ПС
МП
ПС
). Вследствие этого всегда стремятся
ОП
к ПС
ОП
. Чтобы добиться этого, необхо-
МП
димо в SDRAM увеличить частоту синхронизации F и/или ширину шины
данных памяти k.
Рассмотрим методы и подходы, направленные на повышение ПС
ОП
и
нашедшие применение в современных подсистемах синхронной памяти на
основе DRAM.
2. Двухканальная синхронная память
Возможный дальнейший рост частоты синхронизации F в микросхе-
мах DRAM приблизился к пределу, ограниченному технологическими
процессами создания элементов динамической памяти. Вследствие этого
принцип удвоения длины ШД
до 128 бит был принят в вариантах по-
ОП
строения двухканальной памяти, в которой в два раза увеличили размер и
внутренней шины DRAM, и внешней шины, являющейся выходом быстродействующей SRAM. Однако это привело как к значительному усложнению и удорожанию модулей памяти, так и к необходимости изменения
схем и конструкции материнской платы, что подняло ее стоимость. Тем не
менее, уже сейчас двухканальная память применяется в целом ряде под-
систем памяти современных ПК.
3. DDR и DDR2 – виды синхронной памяти
с увеличенной в 2 и 4 раза скоростью передачи данных
Судя по названию Double Data Rate (DDR) и Quadra Data Rate
(DDR2 или DDRII), – это виды памяти с удвоенной и учетверенной скоро-
стью передачи, или с пропускной способностью ПС
, в 2 и 4 раза боль-
ОП
шей, чем в обычной синхронной памяти SDR (Single Data Rate).
Как же удалось повысить в 2 и 4 раза ПС
, не изменяя в DDR и
ОП
DDR2 размера (64 бит) внешней шины данных ШДОП и не увеличивая
значения частоты F обращения к массиву ячеек медленной DRAM как яд-
54
Массив
DRAM
Буфер (регистры
SRAM)
Схема
синхронизации
k x r
64 Х 1
64 Х 2
64 Х 4
SDR
DDR
DDR2
ШД
DRAM
F
Синхронизация
Частота DRAM
T
64 ШД
ОП
Эффективная частота F
эфф
= F Х r
SDR
DDR
DDR2
F Х 1
F Х 2
F Х 4
.2)48(
DDR, в 2)байт(8МГцF
SDR, в )18(
)/(
DDRвбайтМГцF
байтМГцF
сМбайтПС
DRAM
ру памяти? На рис. 3.4 приведена обобщенная структурная схема синхронной памяти, иллюстрирующая, каким образом в DDR и DDR2 уда-
лось добиться повышения ПС
относительно типичной SDR.
ОП
На этом рисунке цифрой со знаком умножения () показано, во
сколько раз в них относительно SDR увеличены ширина ШД
ние эффективной частоты F
С целью повышения пропускной способности ПС
передачи данных из модуля памяти.
ЭФФ
памяти во внут-
ОП
DRAM
и значе-
ренней структуре DDR и DDR2 комплексно реализованы два традицион-
ных подхода к увеличению ПС: 1) наращивание размера шины, 2) увели-
чение тактовой частоты передачи данных.
размер k = 8 байт внутренней шины ШД
буфером SRAM типичной SDR, увеличен в r раз: r = 2 в DDR и r = 4 в
DDR2-памяти. Это позволило, не повышая частоты F обращения к DRAM,
увеличить пропускную способность ПС
DDR2 соответственно:
изменения размера внешней шины ШД
шена тактовая частота F
щего буфера SRAM через его шину данных в 2 раза для DDR и в 4 раза
Рис. 3.4. Обобщенная структура синхронной памяти
с повышенной пропускной способностью (DDR и DDR2)
Для реализации первого подхода (наращивание размера шины)
, связывающей ядро DRAM с
DRAM
в 2 и в 4 раза для DDR и
DRAM
Для реализации второго подхода (увеличение частоты F
= F r передачи данных из быстродействую-
ЭФФ
(8 байт) модуля памяти повы-
ОП
) без
ЭФФ
для DDR2. Данный способ позволил поддержать полученную ранее по-
55
.28)4(
DDR, в байт8МГц2)(F
SDR, в 8)1(
)/(
DDRвбайтМГцF
байтМГцF
сМбайтПС
ОП
вышенную пропускную способность DRAM-ядра на выходе подсистемы
памяти как единого устройства, без изменения его конструкции, опреде-
ляемой внешней 64-битовой ШДОП.
В итоге на основе рассмотренных подходов разработчикам памяти
удалось по сравнению с типичной схемой SDR повысить пропускную спо-
собность ПС
модулей оперативной DDR- и DDR2-памяти в 2 и 4 раза
ОП
соответственно. Данное утверждение продемонстрировано приведенным
ниже выражением, служащим для оценки ПС
ОП
:
Формирование увеличенной в r = 2 или r = 4 раза эффективной частоты F
= F r производится на основе введенной в структуру памяти
ЭФФ
«схемы синхронизации». В памяти SDR чтение данных условно, как показано на рис. 3.4, производится по нарастающему фронту тактовых импульсов частоты F, а в DDR – по нарастающему и спадающему фронтам,
что соответствует удвоению эффективной частоты F
передачи данных
ЭФФ
из DDR относительно F.
Для памяти DDR2 увеличенную в 4 раза частоту F
схема син-
ЭФФ
хронизации формирует из двух последовательностей тактовых импульсов,
следующих с частотой F, сдвинутых относительно друг друга на полтакта
Т. Условно можно считать, что передача данных из DDR2 производится
по нарастающим и спадающим фронтам импульсов удвоенной частоты F,
в итоге в 4 раза быстрее, чем в SDR-памяти, и в 2 раза, чем в DDR.
При указании производительности 64-битовой синхронной динами-
ческой памяти в ее маркировке задается предельное значение эффектив-
ной частоты F
, с которой производится обращение к памяти, или ее
ЭФФ
пропускная способность (ПС), например DDR333 или DDR РС2700 для
F= 166 МГц.
4. Память DDR3
В этом виде памяти увеличение ПС в перспективе будет достигаться
путем повышения эффективной частоты, поддерживаемого применением
специальных сигнальных технологий шунтирующих цепей, позволяющих
исключить возникновение затуханий при распространении сигнала от шины памяти к каждому модулю системы, а также улучшения техпроцесса.
Умножая значение F
на 8 байт, можно вычислить пропускную способ-
ЭФФ
ность памяти (в Мбайт/с).
56
ОГЛАВЛЕНИЕ
ВВЕДЕНИЕ…...………………………………….……….…….................
3
1.
БАЗОВЫЕ ПОНЯТИЯ АРХИТЕКТУРЫ КОМПЬЮТЕРА,
КЛАССИФИКАЦИЯ И ОБЛАСТИ ИХ ПРИМЕНЕНИЯ.................
4
1.1. Принцип программного управления, основные понятия
архитектуры компьютера………....................…….........……..….…
4
1.2. Состав и структура компьютера…………..……...................….……
6
1.3. Базовая структура и функционирование процессора…....................
8
1.4. Основные структурные единицы данных в ЭВМ…................….….
10
1.5. Типы внешних устройств компьютера……..…................……...…..
11
1.6. Понятие интерфейса ввода-вывода в ЭВМ.................................……
12
1.7. Три основных метода организации ввода-вывода. Их сравнительная
характеристика………………………………………………………………
14
1.8. Система и виды прерываний в ЭВМ………….......………….….......
14
1.9. Классификация и области применения ЭВМ……………………….
16
1.10. Архитектурные особенности и характеристики персональных
компьютеров…….......................................…..……………....…..…........
21
2.
СТРУКТУРА КОМПЬЮТЕРА, СОСТАВ И ВЗАИМОДЕЙСТВИЕ
ЕГО УСТРОЙСТВ……......................................................................…........
26
2.1. Структура компьютеров с единой системной шиной……...............
27
2.2. Эволюция структуры 32-битовых компьютеров……...……...............
33
2.3. Типовая многошинная структура современных компьютеров
на основе стандартных чипсетов…...............................................…..
37
2.4. Системный интерфейс компьютера..………..…........……..…..........
45
3.
ОРГАНИЗАЦИЯ ОСНОВНОЙ ПАМЯТИ КОМПЬЮТЕРА…..…..
49
3.1. Многоуровневая организация оперативной памяти…………………..
49
3.2. Структурная организация оперативной памяти…………………...
50
3.3. Типичная структура оперативной памяти динамического типа…...
51
3.4. Синхронная память SDRAM, методы повышения пропускной
способности в DDR, DDR2 и DDR3……………………………………...
52
СПИСОК РЕКОМЕНДУЕМОЙ ЛИТЕРАТУРЫ................................
56
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Локтюхин, В.Н. Основы архитектуры персонального компьютера. М.:
Горячая линия–Телеком, 2007. 92 с.
2. Пахомов, С. Процессорная микроархитектура следующего поколения
// Компьютер-Пресс. 2008. № 4. С. 4–18.
3. Тихонов, В.А. Организация ЭВМ и систем: учебник / В.А. Тихонов,
А.В. Баранов; под ред. В.К. Левина. М.: Гелиос АРВ, 2008. 400 с.
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]