Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Микроэлектроника. Лабораторный практикум
.pdf
Для всех вариантов +U = 5V. Отобразить номера узлов загружен-
ной схемы, выполнив команду Options/View/Node Numbers (или нажав пиктограмму на панели инструментов). Включить показ токов, протекающих в схеме, нажав на кнопку .
Задание
Выполнить
анализ по переменному току AC analysis и по постоянному току DC
analysis:
оценить уровни напряжения на выходах логических элементов;
1)
исследовать зависимости выходного напряжения и тока через
2)
транзистор VTm от величины напряжения на входах;
определить напряжения, соответствующие логической единице
3)
и логическому нулю.
анализ переходных процессов TRANSIENT Analysis,
3.4. Требования к отчету
Отчет должен содержать:
таблицы истинности логических элементов И, ИЛИ, ИЛИ-НЕ,
–
НЕ, И-НЕ.
графики переходных процессов биполярного транзисторного
–
ключа VTm.
Библиографический список
1. Степаненко И.П. Основы микроэлектроники: Учеб. пособие
для вузов. – М.: Лаборатория базовых знаний, 2004
Щука А.А. Электроника: Учеб. пособие для вузов. − СПб.: БХВ-
2.
Петербург, 2005.
Контрольные вопросы
1. Что называется логическим элементом и логической операцией?
Назовите элементарные логические операции, представляющие
2.
собой систему минимального базиса.
С помощью каких электронных приборов конструируются ло-
3.
гические элементы?
Какие уровни напряжений соответствуют сигналам логической
4.
единицы и логического нуля для ТТЛ-элементов с положительной
логикой?
61
5. Что означает термин «положительная логика»?
Что означает термин «отрицательная логика»?
6.
Дайте характеристику ДТЛ-, РТЛ-, РЕТЛ-, ТТЛ-, ЭСЛ-, И2Л-
7.
элементам.
Объясните принцип действия базового ТТЛ-элемента.
8.
Перечислите способы задания логических функций.
9.
Как по передаточной характеристике определить значения на-
10.
пряжений, соответствующих логической единице и логическому нулю?
Какие основные методы изоляции элементов вы знаете? В чем
11.
их принципиальные достоинства и недостатки?
Что называется базовым логическим элементом?
12.
13.
С сигналами какой формы работают логические элементы ?
14.
Можно ли, имея элементы одного вида, например
собрать схему, реализующую операцию
«ИЛИ-НЕ»?
«И-НЕ»
15. Какой дополнительный элемент необходимо использовать,
чтобы установить инверсию сигнала?
,
62
Лабораторная работа 4
Симметричный триггер с коллекторно-базовыми
связями
4.1. Цель работы
Изучение и практическое исследование статических и динамических характеристик симметричного триггера на транзисторах и интегральной схеме.
4.2. Теоретическое введение
Триггеры
Последовательностные
них выходной сигнал определяется не только текущим состоянием
входа, но и рядом предыдущих значений. Простейшее последовательностное устройство – это триггер. Триггер – один из базовых
основных) элементов цифровой техники, его особенностью является
(
способность бесконечно долго находиться в одном из двух устойчивых состояний. Приняв одно состояние за ноль, другое за единицу,
можно считать, что триггер хранит один бит информации. Триггер не
является логическим элементом первого уровня, а сам состоит из логических элементов первого уровня. По отношению к логическим
элементам первого уровня триггер является логическим устройством
второго уровня.
Триггеры предназначены для запоминания двоичной информации.
Использование триггеров позволяет реализовывать устройства оперативной памяти (то есть памяти, информация в которой хранится
только на время вычислений). Однако триггеры могут использоваться и для построения некоторых цифровых устройств с памятью, таких как счетчики, преобразователи последовательного кода в параллельный или цифровые линии задержки. Триггеры могут быть собраны на транзисторах, на логических элементах в интегральном исполнении, а также выполняются как готовые изделия в виде микросхем.
устройства – это устройства с памятью. В
63
Простейшая схема, позволяющая запоминать двоичную информацию, может быть построена на двух инверторах, охваченных положительной обратной связью. Эта схема приведена на рис. 4.1.
Рис. 4.1. Схема простейшего триггера, построенного на инверторах
В этой схеме на выходах может быть только два состояния – логическая единица и логический ноль, но уровни сигналов на обоих
выходах всегда противоположны. Если логическая единица присутствует на выходе Q, то на инверсном выходе будет присутствовать
логический ноль, который после очередного инвертирования подтверждает уровень логической единицы на выходе Q. И наоборот,
если на выходе Q присутствует логический ноль, то на инверсном
выходе будет присутствовать логическая единица.
RS-триггеры
RS-триггер получил название по названию своих входов. Вход S
(Set –
установить) позволяет устанавливать выход триггера Q в единичное состояние. Вход R (Reset – сбросить) позволяет сбрасывать
выход триггера Q (Quit – выход) в нулевое состояние. Одновременная подача единичных сигналов на входы R и S запрещены.
Для реализации RS-триггера воспользуемся логическими элементами «2И-НЕ». Его принципиальная схема приведена на рис. 4.2.
Входы R и S инверсные (активный уровень «0»).
Рассмотрим работу изображенной на рис.4.2 схемы подробнее.
Пусть на входы R и S подаются единичные потенциалы. Если на выходе верхнего логического элемента «2И-НЕ» Q присутствует логический ноль, то на выходе нижнего логического элемента «2И-НЕ»
появится логическая единица. Эта единица подтвердит логический
ноль на выходе Q. Если на выходе верхнего логического элемента
И-НЕ» Q первоначально присутствует логическая единица, то на
«2
64
выходе нижнего логического элемента «2И-НЕ» появится логический ноль. Этот ноль подтвердит логическую единицу на выходе Q.
То есть при единичных входных уровнях схема RS-триггера работает
точно так же, как и схема на инверторах.
Рис. 4.2. Схема простейшего триггера на схемах «И»
RS-триггер можно построить и на логических элементах «ИЛИ».
Схема RS-триггера, построенного на логических элементах «ИЛИ»,
приведена на рисунке 4.3. Входы R и S прямые (активный уровень
Единственное отличие в работе этой схемы будет заключаться в
«1»).
том, что сброс и установка триггера будет производиться единичными логическими уровнями. Эти особенности связаны с принципами
работы инверсной логики.
Рис. 4.3. Схема простейшего триггера на схемах «ИЛИ»
Так как RS-триггер при построении его на логических элементах
И» и «ИЛИ» работает одинаково, то его изображение на принципи-
«
альных схемах тоже одинаково. Условно-графическое изображение
триггера на принципиальных схемах приведено на рис. 4.4.
RS-
65
Рис. 4.4. Условно-графическое обозначение RS-триггера
D-триггеры
RS-триггерах для записи логического нуля и логической едини-
В
цы требуются разные входы, что не всегда удобно. При записи и
хранении данных один бит может принимать значение как нуля, так
и единицы. Для его передачи достаточно одного провода. Сигналы
установки и сброса триггера не могут появляться одновременно, поэтому можно объединить эти входы при помощи инвертора, как показано на рис. 4.5.
Рис. 4.5. Схема D-триггера (защелки)
Такой триггер получил название D-триггер. Название происходит
от английского слова delay – задержка. Конкретное значение задержки определяется частотой следования импульсов синхронизации. Условно-графическое обозначение D-триггера на принципиальных схемах приведено на рис. 4.6.
Рис. 6.6. Условно-графическое обозначение D-триггера (защелки)
Входное напряжение запоминается только в момент изменения
уровня напряжения на входе синхронизации C с высокого уровня на
66
низкий уровень. Входные данные как бы «защелкиваются» в этот
момент, отсюда и название – триггер-защелка.
T-триггеры
-триггер – это счетный триггер. Счетным он называется потому,
Т
что он как бы подсчитывает количество импульсов, поступивших на
его вход. У Т-триггера имеется только один вход, после поступления
на этот вход импульса состояние Т-триггера меняется на прямо противоположное, поэтому эти триггеры – асинхронные.
Т-триггеры строятся только на базе двухступенчатых триггеров,
подобных рассмотренному ранее D-триггеру, так как счетные триггеры строятся при помощи схем с обратной связью. Т-триггер можно
синтезировать из любого двухступенчатого триггера.
Рассмотрим пример синтеза Т-триггера из динамического Dтриггера. Для того чтобы превратить D-триггер в счетный, необходимо ввести цепь обратной связи с инверсного выхода этого триггера
на вход, как показано на рис. 4.7.
Рис. 4.7. Схема T-триггера, построенная на основе D-триггера
Т-триггеры используются при построении схем различных счетчиков, поэтому в составе БИС различного назначения обычно есть
готовые модули этих триггеров. Условно-графическое обозначение
триггера приведено на рис. 4.8.
T-
Рис. 4.8. Условно-графическое обозначение T-триггера
67
JK-триггеры
Работа
JK-триггера практически совпадает с действиям синхрон-
ного RS-триггера. Для того чтобы исключить запрещенное состояние
на RS-триггере, схема изменена таким образом, что при подаче двух
единиц JK-триггер превращается в счетный триггер. Это означает,
что при подаче на тактовый вход C импульсов JK-триггер изменяет
свое состояние на противоположное. Один из вариантов внутренней
схемы JK-триггера приведен на рис. 4.9.
Рис. 4.9. Внутренняя схема JK-триггера
Для реализации счетного режима в схеме, приведенной на
рис. 4.9, введена перекрестная обратная связь с выходов второго
триггера на входы R и S первого триггера. Благодаря этой обратной
связи на входах R и S никогда не может возникнуть запрещенная
комбинация (одновременная подача единичных сигналов на входы R
и S). Временные диаграммы работы JK-триггера совпадают с диаграммами RS- и T-триггера. Условно-графическое обозначение JKтриггера приведено на рис. 4.10. В данной схеме при поступлении на
вход «C» импульса триггер переходит в единичное состояние, которое затем может быть обнаружено последующей схемой (например,
микропроцессором). Для того чтобы привести схему в исходное состояние, необходимо подать на вход R уровень логического нуля.
68
Рис. 4.10. Условно-графическое обозначение JK-триггера
В промышленно-выпускающихся микросхемах обычно кроме
входов JK-триггера реализуются входы RS-триггера, которые позволяют устанавливать триггер в заранее определенное исходное состояние.
Симметричный триггер с коллекторно-базовыми
связями и внешним смещением
Одна
из тенденций современной электроники состоит в замене
транзисторных схем интегральными микросхемами. Все рассматриваемые далее схемы триггеров реализуются на приборах п-р-п-типа,
для транзисторов р-п-р-типа необходимо сменить полярность напряжения питания и базового (смещения): +Uп на –U
, а –U
п
на +U
б
. На
б
рис. 4.11 приведена одна из наиболее распространенных схем транзисторного триггера – симметричный триггер с коллекторнобазовыми связями и внешним смещением, имеющий следующие соотношения между компонентами:
= R
R
к1
= Rк; R
к2
С
= С2 = С = 100…300 пФ.
1
б1
= R
= Rб; R1 = R2 = R;
б2
Рис. 4.11. Симметричный триггер с коллекторно-базовыми связями
и внешним смещением
Триггер представляет собой двухкаскадный усилитель постоянного тока с положительной обратной связью. Для работы триггера в
устойчивом состоянии требуется обеспечить следующие условия:
Условия запирания транзистора (VT1):
1.
69
UIR
UUhR
0
I
Q
Q
Q
ff
2.
Условие насыщения транзистора (VT2):
где
– начальный коллекторный ток транзистора VT1;
к
I
– ток базы, при котором происходит насыщение транзистора
б.нас
≥
бкб
I
к.нас
≥≈
.нас
б
21эк
.
0
п
,
VT2;
– коллекторный ток насыщения транзистора VT2;
I
к.нас
– статический коэффициент передачи тока в схеме с общим
h
21э
эмиттером (транзистора VT2).
Если оба условия соблюдены, то триггер находится в одном из
двух возможных состояний (например, Q = 0 и
= 1), он сохраняет
это состояние до тех пор, пока на вход не будет подан внешний запускающий импульс. При этом транзистор VT1 за счет напряжения
смещения –U
ные резисторы R
пряжение на его выходе
от внешнего источника (через параллельно включен-
б
и R
б1
) поддерживается в запертом состоянии и на-
б2
равно +Uп . Одновременно на базе тран-
зистора VT2 действует положительное напряжение (за счет делителя
– Rб2), которое обеспечивает насыщенное состояние этого транзи-
R
1
стора, вследствие чего на выходе Q напряжение равно нулю.
Внешний запускающий импульс запирает насыщенный транзистор VT2 и открывает запертый транзистор VT1. При этом напряжение на выходе Q возрастает. Через делитель R
2
– R
б1
и главным об-
разом за счет ускоряющего конденсатора С2 оно передается на базу
что поведет к его отпиранию. В результате уровень напряжения
VT1,
на выходе Q понизится. Через делитель R1 – R
(а в основном через
б1
конденсатор С1) перепад напряжения подается на базу транзистора
и дополнительно запирает его и т.д. Развивается лавинообраз-
VT2
ный процесс, в ходе которого откроется транзистор VT1, а VT2 окажется запертым, т.е. состояние триггера сменится: было Q = 0 и
= l, стало Q = 1 и Q= 0. Триггер действовал бы подобным образом
и без конденсатора. Конденсатор только ускоряет лавинообразный
процесс, емкость обычно выбирают в пределах 100…300 пФ.
Для схемы, представленной на рис. 4.11, предельная частота переключений находится как
0,3...0,5≈
()
max α
, где fα – это частота, при
которой коэффициент усиления по току транзистора уменьшается на
70
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]