Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Микроэлектроника. Лабораторный практикум
.pdf
плотность напряжения шума. Для всех графиков выбрать логарифмический масштаб по оси абсцисс и линейный – по оси ординат и прямоугольную систему координат (кнопки слева от таблицы).
В графе Y expression указываются имена переменных для построения графиков частотных характеристик. Переменные при расчете частотных характеристик являются комплексными.
Очень полезна возможность проведения
многовариантного анализа при вариации любого параметра компонента схемы или его модели. Для этого в окне задания параметров Analysis Limits нажатием на
кнопку Stepping или на пиктограмму
открывают окно для зада-
ния от 1 до 10 варьируемых параметров. Сначала в графе Parameter
Type выбирают тип варьируемого параметра:
Component – значение параметра компонента схемы;
Model – параметр математической модели компонента;
Symbolic – значение параметра, определенного по директиве .define.
Затем в строке Step What указывают имя варьируемого параметра,
на последующих строках – пределы его изменений и в графе
Step It
устанавливают флажок Yes.
Выбор и увеличение выбранной области графика производится про-
тяжкой левой клавиши мыши после перехода в режим SCALE MODE (Op-
tions/Mode/Scale или F7 или
). Другие возможности обработки графи-
ков активизируются кнопками следующих групп пиктограмм:
и
. Выйти из
режима анализа, нажав F3.
2.3. Анализ схем на постоянном токе (DC analysis)
Переход в режим расчета передаточных характеристик по постоянному току осуществляется командой Analysis/DC (Alt + 3). В открывающемся следом окне DC Analysis Limits на строках Variable 1,
Variable 2 указываются имена варьируемых источников и диапазоны
их изменений.
Запустить анализ по постоянному току, выполнив команду
Analysis/DC (Alt + 3). В открывшемся окне DC analysis limits обратить внимание на способы изменения источников для построения
входных характеристик и форматы их задания в столбце Range –
максимальное значение, начальное значение, шаг. Запустить анализ,
нажав кнопку RUN, выйти из режима анализа, нажав F3.
41
Лабораторная работа 1
U
E
Исследование быстродействия интегральных
микросхем на биполярных транзисторах
1.1. Цель работы
Выработка практических навыков построения логических схем на
биполярных транзисторах. Анализ временных диаграмм тока и напряжения в транзисторном ключе.
1.2. Теоретическое введение
Параметры, определяющие быстродействие логических интегральных микросхем (ИМС), называются динамическими. Основными из них являются время включения и выключения и среднее время
задержки распространения сигнала в ИМС. Транзисторы в транзисторно-транзисторной логике (ТТЛ) ИМС работают в режиме ключа
по схеме с общим эмиттером.
На рис. 1.1 показаны эпюры входных и выходных
токов транзисторного ключа, работающего при идеальной прямоугольной форме входного сигнала. Процессы переключения можно
условно разделить на пять этапов.
напряжений и
1.2.1. Этап задержки включения
К началу этого этапа транзистор заперт, так как напряжение между базой и эмиттером практически равно нулю. После подачи на
вход ключа отпирающего сигнала начинает заряжаться
входная емкость транзистора (см. эквивалентную схему на рис. 1.2). Транзистор
отпирается лишь после того, как напряжение на эмиттерном переходе достигает некоторого уровня U
задержки отпирания, равное
t
з.д.вкл
tRC
≈
з.д.вкл б вх
. Это произойдет спустя время
бэ
бэ
. (1.1)
+
б
Обозначения величин, входящих в уравнение (1.1), расшифрова-
ны на эквивалентной схеме рис. 1.2.
42
Рис. 1.1. Эпюры токов и напряжений в транзисторном ключе
Входную емкость Свх обычно принимают равной сумме барьерной
емкостей эмиттерного и коллекторного переходов
ССС=+.
вх э к
43
,
() 1 exp .
t
Рис. 1.2. Эквивалентная схема транзисторного ключа
Напряжение Uбэ приближенно соответствует значению напряжения на входной вольт-амперной характеристике транзистора, при котором ток базы достигает значения
I
+
к.нас
I
≈
б
(1.2)
h
21э
где I
– ток насыщения коллектора;
к.нас
h
– статический коэффициент передачи тока базы.
21э
Таким образом, на первом этапе происходит накопление заряда на
барьерных емкостях эмиттерного и коллекторного переходов, подключенных к базовому электроду транзистора.
На этом этапе происходит накопление заряда в базе за счет инжекции из эмиттера. Ток коллектора i
44
1.2.2. Этап формирования фронта
(t) растет по закону
к
⎛⎞
it Ih
кб21э
+
=−
⎜⎟
⎜⎟
⎝⎠
⎛⎞
−
⎜⎟
τ
1
⎝⎠
(1.3)
Постоянная времени τ1 в выражении (1.3) равна
21
R
ln .
3
Составляющая τ
τ =τ+τ =τ+ +
1 к
в уравнении (1.4) обусловлена действием цепи
к
(1)h С
экн
. (1.4)
отрицательной обратной связи с коллектора на базу транзистора через емкость C
, замедляющей рост коллекторного тока. Время жизни
к
носителей заряда τ определяется свойствами базовой области транзистора.
В соответствии с уравнением (1.4) время t
гает значения I
(время формирования фронта), равно
к.нас
⎛⎞
Ih
t
=τ
ф 1
б 21э
⎜⎟
+
Ih I
−
б 21эк.нас
⎝⎠
Из (1.5) следует, что время формирования фронта уменьшается
при увеличении отпирающего тока базы I
, за которое ток дости-
ф
(1.5)
+
. Однако повышение бы-
б
стродействия ключа за счет этого фактора ограничено явлениями
накопления и рассасывания избыточного заряда в транзисторе на
следующих этапах переключения.
1.2.3. Этап накопления избыточного заряда
К концу этапа (1.2.2) ток коллектора достигает значения I
к.нас
и
больше не растет. Однако заряд в его базе продолжает увеличиваться
и через некоторое время τ
значению Q
+
, соответствующему отпирающему току базы:
становится равным его стационарному
н
++
QI
=τ
, (1.6)
бср
где τ
– некоторое среднее для областей базы и коллектора время
ср
жизни носителей заряда (обычно можно считать, что τ
Время накопления τ
ло, длительность импульсов (или время включенного состояния) для
реальных ключей в составе логических схем больше τ
процесс перевода ключа из включенного состояния и выключенное
начинается с этапа рассасывания стационарного избыточного заряда
из областей базы и коллектора.
приблизительно равно
н
= τ).
ср
τ=τ
нср
. Как прави-
. Поэтому
н
45
1.2.4. Этап задержки выключения (рассасывания
ItI
R
избыточного заряда)
Этап начинается в момент, когда входное управляющее напряже-
ние измеряется от E
+
до E¯б. Так как при этом заряды, накопленные
б
в различных областях транзисторной структуры, не могут измениться мгновенно, ток коллектора остается неизменным на уровне I
к.нас
Окончание этапа рассасывания характеризуется тем, что концентрация избыточных носителей заряда на коллекторной границе базы падает до нуля и на коллекторном переходе появляется обратное напряжение (в режиме насыщения напряжение на коллекторном переходе прямое). Только после этого может начаться уменьшение коллекторного тока и формирование среза импульса.
Время
задержки выключения или время рассасывания есть тот
интервал, в течение которого заряд уменьшается от начального заряда до величины остаточного заряда, соответствующего началу запирания коллекторного перехода. Время задержки выключения обычно
составляет значительную часть полного времени переключения транзисторного ключа и примерно равно
+
⎛⎞
б
=τ +
зд.выкл ср
⎜⎟
ln 1
⎜⎟
⎝⎠
Из уравнения (1.7) видно, что время задержки выключения тем
меньше, ем меньше отпирающий ток базы I
рающий ток I¯
. Поскольку малая величина отпирающего тока при-
б
. (1.7)
−
б
+
и чем больше запи-
б
водит к увеличению длительности фронта, желательно в первую очередь увеличивать запирающий ток. Но, главным образом, управление
величиной t
достигается изменением времени жизни носителей
з.д.выкл
заряда в базовом и коллекторном слоях транзисторной структуры.
.
1.2.5. Этап формирования среза импульса
Транзистор на этом этапе находится в так называемом режиме
динамической отсечки. Оба перехода – эмиттерный и коллекторный
работают при обратном смещении. Поэтому постоянная времени
спада тока коллектора τ
46
получается небольшой:
2
0,25 С
τ= τ +
2 пр к н
, (1.8)
где
1
2
R
tCR
τ=π –
пр
2 f
ляющие граничную частоту транзистора f
Время спада коллекторного тока от значения I
время пролета носителей заряда через базу, опреде-
гр
.
пр
до нуля – время
к.нас
формирования среза импульса определяется по формуле
2,3 0,6 2,3t С
=τ≅τ+
с
пр к н
. (1.9)
В некоторых случаях к выходу ключа присоединяется нагрузка,
емкость которой Cн много больше C
. Тогда формирование среза им-
к
пульса (увеличение напряжения на коллекторе) определяется почти
исключительно постоянной времени нагрузки:
2,3
≈
c нн
. (1.10)
При повышении быстродействия транзисторного ключа главным
образом необходимо снижать время задержки выключения, обусловленное рассасыванием избыточных зарядов из структуры насыщенного транзистора.
1.3. Порядок проведения работы
Построить эквивалентную схему транзисторного ключа с моделью
$GENERIC_N,
и Rн взять сопротивление с именем VALUE=. Отобразить номера уз-
R
б
лов загруженной схемы, выполнив команду Options/View/Node Numbers
(
или нажав пиктограмму на панели инструментов). Включить показ
токов, протекающих в схеме, нажав на кнопку .
представленную на рис. 1.2. В качестве сопротивлений
Задание
Выполнить
анализ по переменному току AC analysis и по постоянному току DC
analysis:
построить временные диаграммы тока и напряжения в транзи-
1)
сторном ключе;
определить время включения, выключения и задержки распро-
2)
странения сигнала, вычислить среднее время задержки;
определить зависимость времени включения, выключения и за-
3)
держки распространения сигнала от напряжения источника питания;
оценить быстродействие ключа на биполярных транзисторах.
4)
анализ переходных процессов TRANSIENT Analysis,
47
1.4. Требования к отчету
Отчет должен содержать:
эквивалентную схему транзисторного ключа;
–
таблицы расчета параметров с оценкой погрешностей;
–
графики переходных процессов биполярного транзисторного
–
ключа.
Библиографический список
1. Степаненко И.П. Основы микроэлектроники: Учеб. пособие
для вузов. – М.: Лаборатория базовых знаний, 2004.
Игумнов Д.В, Королев В.Г., Громов И.С. Основы микроэлектро-
2.
ники. – М.: Высш. шк., 1991.
Контрольные вопросы
1. Объясните работу и устройство ТТЛ элемента.
Каковы основные статические параметры ТТЛ ИС?
2.
Каковы основные динамические параметры ТТЛ ИС?
3.
Чем объясняется задержка включения транзисторного ключа?
4.
Чем определяется длительность фронта выходного импульса
5.
ключа?
Чем определяется время задержки выключения ключа?
6.
Чем определяется длительность среза выходного импульса ключа?
7.
Как связано быстродействие ключа и потребляемая им мощ-
8.
ность от источника питания?
Объясните принцип измерения динамических параметров логи-
9.
ческих ИМС.
Как и почему изменяется вид осциллограмм импульса при
10.
подключении к выходу элемента емкости нагрузки?
Почему потребляемая мощность от источника питания растет
11.
с повышением частоты следования импульсов?
Объясните входные и выходные статические вольт-амперные
12.
характеристики биполярных транзисторов.
Сформулируйте критерий насыщения ключа на биполярном
13.
транзисторе и дайте определение степени насыщения.
Чем отличаются передаточные характеристики инвертирую-
14.
щих и неинвертирующих электронных схем?
Какими динамическими параметрами характеризуются пере-
15.
ходные процессы в биполярном ключе?
48
Лабораторная работа 2
Исследование интегрального операционного
усилителя
2.1. Цель работы
Выработка практических навыков анализа принципиальных схем
операционных усилителей, выбора схем включения для получения
необходимых свойств устройства.
2.2. Теоретическое введение
Операционный усилитель (ОУ) – это усилитель постоянного тока
с дифференциальным входом, обладающий большим коэффициентом
усиления (до 100 дБ), широкой полосой пропускания (до 100 мГц),
высоким входным (до 1 ГОм) и низким выходным (до нескольких
единиц Ом) сопротивлениям.
В настоящее время ОУ получили широкое применение как в виде
отдельных чипов, так и в виде функциональных блоков в составе более сложных интегральных схем. Такая популярность обусловлена
тем, что ОУ является универсальным блоком с характеристиками,
близкими к идеальным, на основе которого можно построить множество различных электронных узлов.
Условное обозначение ОУ и назначение его основных выводов показаны на рис. 2.1. Вход 1 со знаком «+» называют неинвертирующим.
Фаза сигнала на выходе ОУ при низких частотах совпадает с фазой сигнала на входе 1. Вход 2 со знаком «–», называют инвертирующим, и
соотношение фаз на выходе ОУ и входе 2 противоположно.
Рис. 2.1. Параметры интегральных ОУ
49
Входным напряжением U
разность напряжений U
вх1
U
операционного усилителя называется
вх
и U
, приложенных к входам 1 и 2:
вх2
= U
– U
вх
вх1
. (2.1)
вх2
Это так называемое дифференциальное входное напряжение. На-
пряжение U
обычно составляет единицы милливольт. Однако на-
вх
пряжения на входах 1 и 2 относительно «земли» могут достигать нескольких вольт. Если амплитуды и фазы этих входных напряжений
совпадают, то их называют синфазными. Значение синфазного входного напряжения U
принимают равным полусумме напряжений,
сф.вх
приложенных ко входам ОУ:
U
сф.вх
= (U
Коэффициент усиления напряжения К
вх1
+ U
). (2.2)
вх2
ОУ представляет собой
у
отношение приращения выходного напряжения к вызвавшему это
приращение, значению входного напряжения.
Коэффициент усиления ОУ для дифференциального сигнала
обычно лежит в диапазоне от тысяч до нескольких сотен тысяч раз. В
то же время для синфазного сигнала он в тысячи раз меньше. Таким
образом, ОУ практически на реагирует за синфазные сигналы. Это
одно из важнейших свойств ОУ. Количественно оно оценивается коэффициентом ослабления синфазных входных напряжений К
равным отношению коэффициента усиления К
к коэффициенту уси-
y
ления синфазных входных напряжений. Обычно значение К
ос.сф
ос.сф
вы-
ражается в децибелах.
Входное сопротивление R
– отношение приращения входного
вх
напряжения к приращению активной составляющей входного тока.
Обычно входное сопротивление для дифференциального сигнала у
ОУ с биполярными транзисторами составляет 2…200 кОм. Для увеличения входного сопротивления до 1…10 МОм в некоторых ОУ
используют полевые транзисторы для входных каскадов.
Входное сопротивление R
много больше R
. Входной ток ОУ – ток, протекающий по входной
вх
для синфазного сигнала обычно
вх.сф
цепи при подаче определенного входного напряжения. Операционные усилители стараются делать как можно более симметричными.
Поэтому входные токи первого I
и второго I
вх1
входов оказываются
вх2
почти одинаковыми.
Неодинаковость входов количественно оценивается параметром
∆I
– разностью входных токов.
вх
,
50
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]