Функциональные блоки аппаратных средств вычислительной техники. Практикумы №№ 5, 6, 7, 8 по дисциплине Аппаратные средства вычислительной техники

План УМД на 2015/16 уч.г.

Практикумы

по дисциплине

Аппаратные средства вычислительной техники

ФУНКЦИОНАЛЬНЫЕ БЛОКИ АППАРАТНЫХ СРЕДСТВ

ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

Составитель Г.В.Жуков, доцент

Издание утверждено советом факультета ИТ. Протокол № 3 от 18.12.2014г.

Рецензент Л.К.Кириллова, доцент

2

Практикум № 5

Распределитель сигналов

Цель работы: изучить структуры и работу распределителей.

Краткие теоретические сведения

Распределитель сигналов – устройство, которое при поступлении на его вход переключающих сигналов формирует управляющий сигнал на одном из выходных каналов. В зависимости от назначения распределители различаются числом переключающих входов, каналов, а также длительностью, частотой и порядком следования формируемых сигналов. По виду формируемых сигналов распределители сигналов классифицируются так: распределители сигналов

(потенциалов); распределители импульсов; комбинированные распределители.

Распределители сигналов являются частью системы дискретной обработки информации. Основное их назначение - формирование сигналов для управления другими устройствами цифровой системы. Схема распределителя показана на рис. 5.1. Выходы распределителя обычно называют каналами

(И0-Иn, C0-Cn), а его входы, при подаче сигнала на которые происходит включение нового канала - переключающими входами.

Рис. 5.1 Схема распределителя сигналов

3

Распределителем импульсов называют устройство, с помощью которого временная последовательность импульсов, поступающих на его вход,

распределяется по независимым выходным цепям, или, что то же самое,

каждому числу входных импульсов соответствует сигнал 1 на выходе одной определенной цепи из N возможных. Его иногда называют регистром сдвига единицы, так как при поочередном поступлении входных импульсов сигнал «1»

последовательно «перемещается» с одного выхода на другой. Матричный распределитель (рис. 5.2) в общем случае состоит из многоразрядного счетчика и дешифратора (иногда матричный дешифратор называют диодной матрицей,

или просто матрицей). Они могут быть выполнены на двоичных счетчиках,

обеспечивают минимальную затрату оборудования на одну выходную цепь распределителя.

Рис. 5.2 Структурная схема матричного распределителя

Распределители комбинированного типа имеют как потенциальные, так и импульсные выходы. Схема распределителя сигналов содержит устройство формирования параллельного кода и дешифратор. Дешифраторы - это комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы, в сигнал на одном из выходов. На одном выходе дешифратора появляется логическая единица, а на остальных — логические нули, когда на входных шинах устанавливается двоичный код определённого

4

числа или символа, то есть дешифратор расшифровывает число в двоичном,

троичном или k-ичном коде, представляя его логической единицей на определённом выходе. Число входов дешифратора равно количеству разрядов поступающих двоичных, троичных или k-ичных чисел. Число выходов равно полному количеству различных двоичных, троичных или k-ичных чисел этой разрядности. В качестве устройства формирования кода используются кольцевые сдвигающие регистры с прямыми и перекрестными связями и двоичные счетчики.

Распределители сигналов на счетчиках. При построении схем распределителей наиболее распространены счетчики с параллельным переносом, обладающие высоким быстродействием и не вызывающие ложного включения каналов при переходе из одного состояния в другое.

Распределители на регистрах. К достоинствам этих схем распределителей относятся высокое быстродействие, простота схем дешифрации, регулярность топологии разрядов; к недостаткам — наличие запрещенных состояний.

В общем случае как число каналов распределителя, так и последовательность их включения могут быть заданы достаточно произвольно.

При этом определяющей величиной для построения схемы распределителя является не число каналов, а длина повторяющейся последовательности номеров включаемых каналов. Эта величина соответствует числу различных состояний схемы формирования кодов, и если она кратна степени 2, то в распределителе используется полный дешифратор. В противном случае применяется неполный дешифратор, функции которого минимизируются с учетом запрещенных состояний схемы формирования кодов. Выходы дешифратора с помощью логических схем объединяются согласно повторению номеров на выделенном участке.

5

6

Рис. 5.3 Схема трехканального распределителя сигналов на счетчике Джонсона, реализованного на триггерах типа D

Пример выполнения

На рис. 5.3 изображена схема трехканального распределителя сигналов,

реализованного на счетчике Джонсона на D-триггерах. Последовательность включения каналов –1,1,3,1,2,3.

ГИ – генератор импульсов. Он генерирует импульсы заданной частоты.

ГОИ – генератор одиночных импульсов. При кратковременном сигнале на входе он формирует электрический импульс прямоугольной формы определенной длительности (она не зависит от длительности входного, т.е.

запускающего, импульса), после чего переходит в ждущий режим и не работает до прихода следующего запускающего сигнала. S2 – элемент «ключ», который служит для замыкания и размыкания отдельного участка схемы. G1 – логичес-

кий элемент «или», обозначающий дизъюнкцию. G2, G3, G4 и G5 - логический элемент «и», обозначающий конъюнкцию. G6 и G7 - логический элемент, обоз-

начающий сложение по модулю два. Т1,Т2,Т3 - D-триггер. ЛА – логический анализатор (для записи логических последовательностей). При работе с ЛА для отображения временной диаграммы, необходимо задать частоту равную 500 Гц.

Далее необходимо указать отношение время/деление, оно должно быть равно 4.

Входной сигнал задается с помощью функционального генератора. Сигнал поступает на синхронизирующие входы триггеров, осуществляя функционирование регистра (трехразрядный счетчик Джонсона), который служит основой для работы дешифратора. Значение на каждом триггере фиксируется индикатором. Дешифратор, в соответствии с поступающими значениями с триггеров формирует на выходах y1 - yN логические сигналы.

Выходные сигналы фиксируются ЛА. Временная диаграмма работы схемы изображена на рис. 5.4. Ее работа иллюстрируется в соответствии с элементами идентификации.

7

8

Рис. 5.4 Временная диаграмма трехразрядного распределителя сигналов, реализованного на счетчике Джонсона и на триггерах типа D

Варианты заданий

9

Контрольные вопросы

1.Каково назначение распределителя сигналов?

2.Назовите типы распределителей сигналов.

3.Какова структура распределителя, дешифраторов?

4.Дайте сравнительные характеристики распределителя дешифраторов.

5.В чем особенности построения схем дешифраторов на элементах И-НЕ?

Содержание отчета

1.Наименование работы.

2.Цель работы.

3.Краткие теоретические сведения.

4.Вариант задания.

5.Пример выполнения схемы распределителя.

6.Временная диаграмма работы.

7.Анализ полученных результатов и выводы.

8.Подпись исполнителя.

Список литературы

1.Шестеркин А.Н. Система моделирования и исследования радиоэлектронных устройств Multisim 10. – М.: «ДМК Пресс», 2012.

2.Майоров С.А. Структура цифровых вычислительных машин. - Л.:

Машиностроение. Ленингр. отделение, 1979.

10