Функциональные блоки аппаратных средств вычислительной техники. Практикумы №№ 5, 6, 7, 8 по дисциплине Аппаратные средства вычислительной техники

Практикум № 6

Компараторы

Цель работы: изучить структуры компараторов и исследовать их работу.

Краткие теоретические сведения

Цифровой компаратор предназначен для сравнения двух многоразрядных двоичных чисел. В простейшем случае требуется лишь установить факт равенства бинарных чисел А и В одинаковой разрядности. При п-разрядных числах компаратор состоит из п сумматоров по модулю 2, выходы которых подключены к элементу ИЛИ. Только при совпадении значений всех разрядов чисел А и В на выходах всех сумматоров будет 0. Если же числа отличаются хотя бы в одном разряде, то на выходе соответствующего сумматора и,

следовательно, на общем выходе будет 1.

Операция поразрядного сравнения заключается в выработке признака равенства (равнозначности) или неравенства (неравнозначности) двух сравниваемых двоичных чисел. Два числа равны при равенстве цифр в одноименных разрядах: аi = bi, где аi – цифра в i-м разряде одного числа, bi – цифра в i-м разряде другого числа. Равенство аi = bi имеет место при

аi = 1, bi = 1 или при аi = 0, bi = 0. Поэтому логическая функция, выражающая это равенство, равна единице, если единице равно произведение этих цифр или произведение их инверсных значений, т.е.

а логическая функция, описывающая компаратор для п-разрядных чисел,

Для построения компаратора только на элементах И-НЕ запишем её в другой форме, воспользовавшись формулой де Моргана,

Схема, реализующая это выражение, приведена на рис. 6.1а.

Если необходимо, чтобы при равенстве кодов на выходе компаратора была логическая 1, то к выходу схемы (рис. 6.1а) следует присоединить инвертор.

В некоторых компараторах находит применение узел сравнения чисел с определением знака неравенства, т.е. А > B или А < B. Устройство компаратора в этом случае получается более сложным. Число входов его равно 2п, а число выходов три: Y> при А > B, Y= при А = B, Y< при А < B.

Компараторы выполняют в виде отдельных микросхем. Так, например,

микросхема, изображённая на рис. 6.1б, позволяет сравнивать два

четырёхразрядных числа.

Данный тип компаратора обладает свойством наращиваемости. Для срав-

нения, например, восьмиразрядных чисел применяют два четырехразрядных компаратора. Для этой цели как в микросхеме на рис. 6.1б предусмотрены три дополнительных входа: А > B, А = B и А < B, к которым подводятся соответствующие выводы микросхемы, выполняющей сравнение младших разрядов.

Устройства сравнения на равенство строятся на основе поразрядных операций над одноименным разрядами обоих слов. Признак r равенства разрядов имеет единичное значение, если в обоих разрядах содержатся либо

12

единицы, либо нули, т.е.:

В свою очередь признак неравенства разрядов:

разряды равны, т.е.:

Устройства сравнения на «больше» («меньше»). Для одноразрядных слов

функции AB ( FA B AB ). Функцию для сравнения двухразрядных слов можно получить исходя из следующих условий. Если в старшем разряде слова А – единица, а слова В – нуль, то независимо от младших разрядов A > B и

= 1. Если старшие разряды идентичны, то следует переходить к анализу младших, применив к ним то же условие, что и для старшего разряда ( FA B = 1

при A0 = 1 и B0 = 0). Таким образом, справедливо соотношение:

где r1 A1 B1 A1 B1 - признак равенства разрядов.

Легко видеть, что сравнение многоразрядных слов должно быть основано на тех же соображениях, и поэтому можно записать:

Как и ранее, первый член формулы отражает результаты сравнения старших разрядов. Переход к анализу младших разрядов производится при условии, что состояние старших разрядов не противоречит этому переносу, но в данном случае это условие имеет вид Ai Bi .

13

Пример выполнения

Построим схему компаратора по таблице истинности (табл. 6.1).

Таблица 6.1

На рис. 6.2 изображена схема реализации компаратора на базе двухразряд-

ного счётчика Джонсона.

Условные обозначения:

ФГ – функциональный генератор. Он может вырабатывать сигналы прямоугольной, синусоидальной и треугольной формы.

ГОИ – генератор одиночных импульсов. При кратковременном сигнале на входе он формирует электрический импульс прямоугольной формы вполне определённой длительности (она не зависит от длительности входного, т.е. запускающего импульса), после чего переходит в ждущий режим и не работает до прихода следующего запускающего сигнала.

Р1, Р2 и Р3 – элемент «ключ», который служит для смыкания и размыкания отдельного участка схемы.

G1 и G2 – логический элемент «и», обозначающий конъюнкцию. G3 – логический элемент «или», обозначающий дизъюнкцию. J-K – устройство, отражающее на схеме J-K триггер.

ЛА – логический анализатор. Это устройство, предназначенное для записи логических последовательностей.

L1, L2 и L3 – индикаторы, фиксирующие сигналы с выходов различных логических элементов и триггеров.

14

15

Рис. 6.2 Схема реализации компаратора на базе двухразрядного счётчика Джонсона

Первоначально оба триггера устанавливаются в «0» путём подачи сигнала с генератора одиночных импульсов (ГОИ) на входы Reset. Затем входной сигнал задаётся с функционального генератора (ФГ), он поступает на синхронизирующие входы триггеров (U1, U2), осуществляя функционирование счётчика (двухразрядного счётчика Джонсона), который служит основой для работы компаратора. Значение информации на каждом триггере фиксируется индикаторами (L1, L2, L3). Значение информации на элементе «или» (G3) также фиксируется индикатором. Компаратор в соответствии с поступающими значениями информации с триггеров, формирует сигналы на выходах G1_1, G2_1 и G3_1, которые поступают с логических элементов «и» (G1 и G2) и

исключающее «или» (G3). Эти сигналы фиксируются логическим анализатором

(ЛА) и индикаторами (L1, L2, L3).

Временная диаграмма работы компаратора изображена на рис. 6.3.

Рис. 6.3 Временная диаграмма работы компаратора на базе двухразрядного счётчика Джонсона

16

Варианты заданий

17

Контрольные вопросы

1.Дайте определение компаратора.

2.Какие микрооперации можно реализовать с помощью компаратора?

3.Объясните полученные при исследовании данные.

Содержание отчета

1.Наименование работы.

2.Цель работы.

3.Краткие теоретические сведения.

4.Вариант задания.

5.Пример выполнения схемы компаратора.

6.Временная диаграмма и осциллограмма.

7.Анализ полученных результатов и выводы.

8.Подпись исполнителя.

Список литературы

1.Шестеркин А.Н. Система моделирования и исследования радио-

электронных устройств Multisim 10. – М.: ДМК Пресс, 2012. – 360 с.

18

Практикум № 7

Преобразователь параллельного кода в последовательный

Цель работы: понять и изучить структуру преобразователя параллельного кода в последовательный.

Краткие теоретические сведения

Параллельным называют код, все разряды которого передаются с устройства на устройство одновременно (параллельно).

Последовательным называют код, разряды которого передаются с устройства на устройство один за другим (последовательно во времени). Для преобразования параллельного кода в последовательный можно использовать универсальный регистр – рис. 7.1.

Рис. 7.1 Преобразователь параллельного кода в последовательный

Он имеет параллельные и последовательные входы, а также параллельные выходы. Число разрядов сдвигающего регистра (параллельных входов для записи кода) на один разряд больше, чем разрядность входного кода. В этот разряд, сигнал которого при смещении кода появляется на выходе последним,

19

записывается логический ноль, во все остальные разряды - входной код. Запись входной информации производится по фронту импульса, поступающего на вход С1. На последовательный вход регистра DSR постоянно подается логическая единица. После завершения записи информации в регистр каждым импульсом, поступающим на вход смещения С2, данные в регистре перемещаются на один разряд, то есть на n-м выходе последовательно появляется информация, хранящаяся в регистре. В освобождающиеся разряды регистра вместо “выталкиваемых” данных записываются логические единицы. Схема такого преобразователя не громоздка и позволяет смоделировать процессы. По окончании преобразования сигнал на выходе элемента (n+1)И примет значение логической единицы, тем самым будет сформирован запрос на вызов очередного входного кода.

Пример выполнения

Построим преобразователь параллельного кода в последовательный на основе универсального регистра (рис. 7.1). При его построении (рис. 7.2)

использованы компоненты: резисторы R1-R5, логический анализатор ЛА, переключатели П1-П7, УП1, УП2, ключ К0, четырехразрядные двунаправленные универсальные сдвигающие регистры DD1 и DD2

(микросхема 74LS194N), 8И DD3, индикаторы 1-9 (PROBE), функциональный генератор ФГ, генератор одиночных импульсов ГОИ, а также шины № 1, № 2 и № 3. Входной код задается с помощью переключателей П1-П7, чьи выходы соединены с соответствующими входами регистров DD1 и DD2. Шина 1

используется для коммутации управляющих цепей, шина 2 – входного кода, и шина 3 – выходных сигналов регистра. Режим работы регистра устанавливается сигналами 2 и 1, которые поступают с переключателей УП1 и УП2 в соответствии с таблицей истинности применяемой микросхемы (табл. 7.1).

Замыкание ключа К0 обеспечивает установку регистра в нулевое состояние. Функциональный генератор отвечает за формирование фронта импульса Cin на

20