Проектирование БИС. Лабораторный практикум. Учебно-методическое пособие
.pdf
Рис. 6. Схема электрическая принципиальная магистральной ячейки:
× – программируемый вывод
Т а б л и ц а 3
Размеры транзисторов магистральной ячейки
Строение каналов трассировки
Конструкция каналов БМК серии 5503 позволяет реализовать двухуровневую разводку межсоединений в БИС слоем поликремния и слоем металла. Оба слоя формируются при изготовлении базовой структуры БМК. Специализация БИС осуществляется за счет второго слоя – слоя металла.
Среди каналов трассировки БМК условно можно выделить:
внутренние, расположенные в ядре между столбцами базовых ячеек;
внешние, расположенные на периферии ядра, между базовыми и магистральными ячейками.
Пропускная способность каналов трассировки (соединительных шин, которые можно провести в любом сечении канала для трассировки) БМК определяет возможность реализации БИС. Увеличение про-
11
пускной способности канала приводит к росту коэффициента использования ячеек и эффективности применения САПР, т. е. уменьшается объем ручной трассировки не разведенных с помощью САПР соединений. Однако при этом увеличивается площадь БМК.
Конструкция БМК серии 5503 такова, что в каналах трассировки расположены поликремниевые фиксированные соединения. Внутренние и внешние каналы имеют конструкцию, обеспечивающую двухслойную трассировку межсоединений. Первый слой образуют отрезки шин поликремния, которые расположены параллельно друг другу поперек канала. Второй слой образуют межсоединения, которые формируются при специализации БМК посредством селективного удаления металла, нанесенного поверх шин поликремния на всю поверхность кристалла. Связь межсоединений первого и второго слоев осуществляется через контактные переходы алюминий – поликремний.
Отличие конструкций внешних и внутренних каналов состоит в различной длине отрезков шин поликремния.
Лабораторная работа № 1
ПРОЕКТИРОВАНИЕ ТОПОЛОГИИ БИПОЛЯРНОГО ТРАНЗИСТОРА
И РАЗМЕЩЕНИЕ КОМПОНЕНТОВ ИС
Цель работы
Ознакомление с топологическим редактором PGRED, который является базовой программой системы проектирования БИС «ПАРОМ». Освоение основных приемов ввода топологии ИС.
Подготовка к работе
При домашней подготовке к работе изучить следующие материалы.
1.Инструкцию по работе с топологическим редактором PGRED из [3, с. 8–41, приложение «Система автоматизированного проектирования ИС ПАРОМ].
2.Конструирование и выбор структуры интегральных транзисторов и диодов из [17, с. 39–44].
12
3.Срисовать в тетрадь конспекта лекций рис. 1.37а, 1.37б, 1.37и, 1.37к, 1.37л, 1.38в из [17, с. 42–44].
4.Конструктивно-технологические ограничения при разработке топологии ИС из [17, с. 45–48].
5.Срисовать в тетрадь конспекта лекций рис. 1.41 и таблицу «Минимально допустимые размеры» из [17, с. 46–48].
6.Правила проектирования топологии ИС из [17, с. 48–54].
Порядок выполнения работы
1.Получить у преподавателя вариант топологии ИС и подобрать из банка данных из [17, с. 42–44] подходящие топологии транзисторов и диодов.
2.В отдельных файлах при помощи топологического редактора PGRED ввести топологии биполярных транзисторов, диодов и резисторов. Резисторы проектируются в соответствии с порядком, описанным в [3, с. 36–39].
3.При помощи топологического редактора PGRED разместить все компоненты в файле ИС, используя файлы как библиотечные элементы. Порядок размещения описан в [3, с. 32–36].
4.Файлы компонентов и ИС сохранить на флешке или дискете (они понадобятся для выполнения лабораторной работы № 2) и скопировать преподавателю в конце лабораторной работы (они являются отчетом по лабораторной работе).
Лабораторная работа № 2
РАЗРАБОТКА И ПРОВЕРКА ТОПОЛОГИИ БИПОЛЯРНОЙ ЗАКАЗНОЙ ИС
Цель работы
Проектирование топологии межсоединений ИС, полное завершение проектирования и проверка топологии ИС.
13
Подготовка к работе
При домашней подготовке к работе изучить следующие материалы.
1.Инструкцию по работе с топологическим редактором PGRED из [3, с. 8–41, приложение «Система автоматизированного проектирования ИС ПАРОМ].
2.Контакты к кремнию, проводники разводки, контактные площадки внешних выводов микросхемы из [9, с. 69–84].
3.Вспомогательные элементы микросхем из [9, с. 84–86].
4.Конструктивно-технологические ограничения при разработке топологии ИС из [17, с. 45–48].
5.Правила проектирования топологии полупроводниковой ИС из [17, с. 48–54].
6.Конструктивно-технологические варианты изоляции элементов микросхем друг от друга [9, с. 59–62].
Порядок выполнения работы
1.В файле ИС, полученном по окончании лабораторной работы
№1, определить число изолированных областей и разместить необходимое их количество, используя команды «прямоугольник» и «полигон». Команды описаны в [3, с. 21–22].
2.Осуществить трассировку межсоединений, используя команды ввода фигур «полигон», «шина по боковой линии», «шина по средней линии», «жгут». Провести размещение контактных площадок и перемычек. Команды описаны в [3, с. 22–24].
3.Выполнить проектирование и размещение фигур совмещения и тестовых структур.
4.Провести проверку разработанной топологии заказной биполярной ИС на соответствие ограничениям на минимальные размеры. Проверить, выполнены ли требования к окончательному варианту топологии ИС.
5.Восстановить принципиальную электрическую схему по топологии ИС и зарисовать на отдельном листе (где указать ФИО, группу, номер бригады, дату). Лист с электрической схемой сдать преподавателю в конце лабораторной работы.
6.Файл ИС сдать преподавателю в конце лабораторной работы (он является отчетом по лабораторной работе).
14
Лабораторная работа № 3
ВВОД ПРИНЦИПИАЛЬНОЙ ЛОГИЧЕСКОЙ СХЕМЫ И РАЗРАБОТКА ТОПОЛОГИИ
8-КАНАЛЬНОГО ТАЙМЕРА
Цель работы
Изучение принципиальной логической схемы и состава подсхем 8-канального таймера на уровне библиотечных элементов. Освоение основных приемов работы со схемным редактором OrCAD, входящим в состав САПР БИС «Ковчег». Изучение последовательности разработки топологии специализированных КМОП БИС на основе БМК серии 5503 в САПР БИС «Ковчег».
Подготовка к работе
При домашней подготовке к работе изучить следующие материалы.
1.Инструкцию по работе со схемным редактором OrCAD из [6, с. 19–28, приложение 1 «Схемный редактор OrCAD»].
2.Описание САПР «Ковчег 2.2» в [2].
3.Тестовый пример из [2, с. 73–75].
4.Теоретическую часть настоящей методички, с. 3–12.
Порядок выполнения работы
1.Спроектировать топологию электрической схемы тестового примера из [2, с. 73–75]. Полученный файл STUDY.SCH разместить в папке <Задание 1>, которая должна находиться в папке <N Фамилия студента>, где N – номер компьютера, за которым сидит студент, для последующей сдачи преподавателю.
2.Ввести принципиальную логическую схему 8-канального таймера на верхнем уровне иерархии при помощи схемного редактора OrCAD. Графический файл с образцом схемы получить у преподавателя. В дальнейшем при вводе схемы в OrCAD пользоваться материалом, приведенным в приложении 1 «Схемный редактор OrCAD». Полученный файл STUDY.SCH разместить в папке <Задание 2>, которая долж-
15
на находиться в папке <N Фамилия студента>, для последующей сдачи преподавателю.
3.Ввести логическую схему, входящую в состав подсхем 8-каналь- ного таймера при помощи редактора OrCAD по указанию преподавателя. Полученный файл 3.SCH разместить в папке <Задание 3>, которая должна находиться в папке <N Фамилия студента>.
4.Сдать полученные три файла преподавателю и получить у него файлы для моделирования работы 8-канального таймера.
5.Синтезировать оптимальную топологию 8-канального таймера. Критерий оптимальности – минимальная суммарная длина межсоединений. Полученную длину межсоединений в виде копии экрана <Print Screen> разместить в файле отчета по работе «N Работа 3.doc», где N – номер компьютера.
6.Смоделировать временную диаграмму работы таймера. Диаграмму также разместить в файле «N Работа 3.doc».
7.Синтезировать топологию ИС, выполняющей функцию AND,
исмоделировать ее таблицу истинности. Файл схемы с расширением *.SCH разместить в папке <Задание 7>, которая должна находиться в папке <N Фамилия студента>. Результат ее моделирования разместить в файле отчета «N Работа 3.doc».
8.В конце лабораторной работы все файлы сдать преподавателю, копии сохранить на флешке (дискете) для использования в следующей лабораторной работе.
Лабораторная работа № 4
ПРОЕКТИРОВАНИЕ ТОПОЛОГИИ БАЗОВОЙ ЯЧЕЙКИ ПОЛЯ БМК СЕРИИ 5503 И ИСПРАВЛЕНИЕ ОШИБОК ВВОДА
ЛОГИЧЕСКОЙ СХЕМЫ 8-КАНАЛЬНОГО ТАЙМЕРА
Цель работы
Получение навыков поиска ошибок, допущенных при вводе логической схемы 8-канального таймера. Изучение топологии базовой ячейки поля БМК серии 5503.
16
Подготовка к работе
При домашней подготовке к работе изучить следующие материалы.
1.Теоретическую часть настоящей методички, с. 3–12.
2.Технологический маршрут изготовления БМК серии 5501 и 5503 (см. приложение 2).
3.В тетради конспекта лекций нарисовать топологию 9 фотошаблонов по результатам выполнения пункта 2.
4.Инструкцию по работе с топологическим редактором PGRED из [3, с. 8–41, приложение «Система автоматизированного проектирования ИС ПАРОМ»].
Порядок выполнения работы
1.Получить у преподавателя файлы для поиска синтаксических и логических ошибок в файлах подсхем 8-канального таймера. Ход поиска и содержание исправленных ошибок описать в файле отчета «N Работа 4.doc», где N – номер компьютера. Файл после исправления ошибок подлежит сдаче вместе с отчетом, для чего его разместить в папке <Задание 1>, которая должна находиться в папке <N Фамилия студента>, где N – номер компьютера, за которым сидит студент.
2.Выполнить проектирование топологии базовой ячейки поля БМК серии 5503 при помощи графического редактора pgred.exe. Топология базовой ячейки показана на рис. 4. Воспользоваться линейкой для измерения размеров элементов топологии на рис. 4. Для перевода результатов этих измерений в микрометры (мкм) воспользоваться значениями, приведенными в табл. 2. При вводе топологии руководствоваться материалом, изложенным в [3, с. 8–41]. Для правильного размещения топологических фигур и фигур совмещения по слоям изучить технологический маршрут изготовления КМОП БИС серии 5503 (см. приложение). Полученный файл разместить в папке <Задание 2>.
3.Получить у преподавателя имя библиотечного элемента. Найти этот библиотечный элемент в одной из библиотек при помощи OrCAD. Получить при помощи САПР «Ковчег» его топологию. Перерисовать зашивку этого библиотечного элемента на отдельный лист (где указать ФИО, группу, номер бригады, дату). Лист с зашивкой сдать преподавателю в конце лабораторной работы. Ввести топологию зашивки в от-
17
дельный файл, используя копию файла, полученного в пункте 2. Полученный файл разместить в папке <Задание 3>.
4.Восстановить по зашивке пункта 3 электрическую схему библиотечного элемента. Изобразить электрическую схему в традиционном виде (вход – слева, выход – справа, земля – внизу, питание – вверху). Это изображение нарисовать на листе с зашивкой (см. пункт 3).
5.Все файлы и лист сдать преподавателю в конце лабораторной работы.
ЛИТЕРАТУРА
Основная
1.Проектирование специализированных КМОП БИС на основе БМК 5501ХМ2: учеб. пособие / под ред. В.В. Ермака. – М.: МГИЭТ(ТУ), 1996. – 180 с.
2.Богомолов Б.К. САПР «Ковчег 2.2», – Новосибирск: Изд-во НГТУ,
2005. – 78 с.
3.Богомолов Б.К. Проектирование ИС. Разработка топологии. – Новосибирск: Изд-во НГТУ, 2001. – 42 с.
4.Гаврилов С.В. и др. Система автоматизированного проектирования «Ковчег 2.1». Кн. 1. – М.: Микрон-Принт, 2001. – 230 с.
5.Денисов А.Н. и др. Библиотека логических элементов 5503. Кн. 2. – М.: Микрон-Принт, 2001. – 178 с.
6.Богомолов Б.К. Введение в микросхемотехнику. – Новосибирск: НГТУ, 2006. – 36 с. (Шифр методички № 3079 УДК 621.3 В 24)
7.Богомолов Б.К. и др. Проектирование и расчет электронных схем: компьютерный учебник. – Новосибирск, 2002. – http: //edu.nstu.ru
8.Каретников И.А. Топология микросхем. Лабораторные работы № 1–4: метод. пособие. – М.: Изд-во МЭИ, 2002. – 38 с.
9.Коледов Л.А. Технология и конструкции микросхем, микропроцессоров и микросборок. – СПб.: Лань, 2008. – 400 с.
10. Рабаи Ж.М., Чандракасан А., Николич Б. Цифровые интегральные схемы. Методология проектирования, 2-е изд. – М.: ООО «И.Д. Вильямс», 2007. – 912 с.
11. Марченко А.Л. Основы электроники. – М.: ДМК Пресс, 2008. – 296 с. 12. Фрике К. Вводный курс цифровой электроники. – М.: Техносфера,
2003. – 432 с.
13. Разевиг В.Д. Система сквозного проектирования электронных устройств Design Lab 8.0 – М.: Солон-Р, 2000. – 698 с.
14. Разевиг В.Д. Система проектирования цифровых устройств OrCAD. – М.: Солон-Р, 2000. – 160 с.
18
15.Разевиг В.Д. Схемотехническое моделирование с помощью MICROCAP 7. – М.: Горячая линия – Телеком, 2003. – 368 с.
16.Конструктивно-технологическое проектирование электронной аппаратуры / К.И. Билибин, А.И. Власов, Л.В. Журавлева и др.; под общ. ред. В.А. Шахнова . – М., Изд-во МГТУ им. Н.Э. Баумана, 2002.
17.Конструирование и технология микросхем / под ред. Л.А. Коледова. –
М.: Высш. шк., 1984. – 231 с.
18.Загидуллин Р.Ш. LabView в исследованиях и разработках. – М.: Горячая линия – Телеком, 2005. – 352 с.
Дополнительная
19.Разработка и исследование микроэлектронных кремниевых датчиков
иэлементов памяти СБИС ДОЗУ / под ред. Ю.А. Чаплыгина. – М.: МГИЭТ,
1994.
20.Дудкин А.А. и др. Алгоритмы и подсистемы автоматизированного логического проектирования цифровых СБИС. – Минск: Наука и техника, 1994.
21.Марченко А.М., Шемелинин В.М. Методы компиляции конструкции заказных СБИС. – М., 1995.
22.Бибило П.Н. Синтез комбинационных ПЛМ – структур для СБИС. – Минск: Наука и техника, 1992.
23.Кун С.Ю. Матричные процессоры на СБИС. – М.: Мир, 1991.
24.Автоматизация проектирования БИС. В 6 кн / под ред. Г.Г. Казенно-
го. – М.: Высш. шк., 1990.
25.Мурога С. Системное проектирование сверхбольших интегральных схем. В 2 кн. – М.: Мир, 1985.
26.Ульман Дж. Вычислительные аспекты СБИС. – М.: Радио и связь,
1990.
27.Строганов А. Проектирование топологии заказных КМОП БИС – http:// chipinf.ru /literature/ chipnews/200302/1.html
19
ПРИЛОЖЕНИЕ 1
СХЕМНЫЙ РЕДАКТОР ОRСАD
1. НАЗНАЧЕНИЕ И ЗАПУСК РЕДАКТОРА ОRСАD
Схемный редактор ОrСАD предназначен для графического ввода описания логической схемы БИС, проектируемой на основе БМК [1]. Основными функциями редактора ОrСАD являются графический ввод и редактирование иерархического описания схемы.
Входной информацией для редактора ОrСАD является эскиз моделируемой схемы, выходной информацией – файл с расширением *.sch , далее используемый подсистемой функционально-логического моделирования.
Подключение схемного редактора ОrСАD осуществляется следующим образом: в меню <Параметры> САПР БИС «Ковчег» выбрать функцию <Редактор схемы>, затем прописать путь к редактору ОrСАD
(например: D:\STUDY\Draft.exe).
Перед началом ввода схемы необходимо решить – будет ли она представлена на одном или на нескольких иерархических уровнях. Иерархическое представление может существенно облегчить ввод и улучшить наглядность схем, имеющих большое количество одинаковых блоков. Далее вводится схема.
ОrСАD управляется с помощью клавиатуры и мыши. Назначение кнопок мыши:
ЛКМ или <Enter> – вызов главного меню и выбор пунктов из меню;
ПКМ или <Esc> – отказ от выбора, переход в меню уровнем выше;
алфавитные клавиши клавиатуры используются для быстрого выбора пунктов из меню.
Рассмотрим порядок работы с редактором ОrСАD.
2. ВЫБОР ИЗ БИБЛИОТЕКИ И УСТАНОВКА ЭЛЕМЕНТА НА ЧЕРТЕЖЕ
Для выбора элемента из библиотеки необходимо из главного меню редактора, которое открывается при нажатии левой кнопки мыши или клавиши <Enter>, выбрать пункт Get. После этого вводится имя биб-
20