2.3 Сопряжение с процессорной системой
Для подключения формирователя импульсов к шине Microbus в схеме используется блок адресной дешифрации, выполняющий функцию выбора устройства по адресу. Основное назначение данного узла заключается в определении момента обращения процессора к данному периферийному модулю.
Сигналы Clock и Reset обеспечивают синхронную работу адресного селектора и его инициализацию при общем сбросе системы. Сигнал Ready формируется после успешной дешифрации адреса и отражает готовность устройства к обмену данными с процессором
Адресный селектор настроен на фиксацию младшего байта адресной шины, равного значению 0x80. При совпадении адреса на шине с заданным значением и одновременной активизации сигнала записи IOW формируется внутренний управляющий сигнал, используемый как строб для приёма данных от процессора.
Аналогичным образом сигнал IOR (операция чтения) декодируется по тому же адресу 0x80 и обеспечивает передачу информации о состоянии устройства на шину данных процессора, позволяя организовать обратный обмен.
Схема интерфейсного узла сопряжения приведена на рисунке 14.
Рисунок 14 - схема интерфейсного узла сопряжения.
Рисунок 15 – временная диаграмма работы узла
Разработка генератора
Рисунок 6.1 - схема генератора
Для этой схемы:
0,8R1C1 0,8R2C2.
– длительность
сигнала “0”
-
длительность сигнала “1”
-
период сигнала
Условие скважности:
Период выходного сигнала (был выбран самостоятельно):
Следовательно,
необходимо подобрать R и
C так, чтобы
был равен = 0,125мс.
Рекомендованные значения резистора:
Было решено использовать резисторы с сопротивлением R1 = R2 = 200 Ом. Тогда емкости конденсаторов можно рассчитать по формуле:
Поскольку
данное значение не соответствует
стандартному ряду номиналов, для
реализации была выбрана ближайшая
стандартная величина из ряда E24
,
.
Выбранное отклонение не оказывает
существенного влияния на частоту
генерации и допустимо в рамках заданной
точности.
Частота сигнала:
В качестве логических элементов генератора используется микросхема инверторов К155ЛН1, реализующая шесть независимых инверторов на КМОП-логике (из которых будут задействовано 3 инвертора). Данная микросхема обеспечивает формирование прямоугольных импульсов и совместима с выбранным диапазоном питающего напряжения.
Принципиальная схема
ВЫВОД
В ходе выполнения работы была разработана и смоделирована импульсная схема формирования заданной последовательности сигналов с использованием счётчиков, логических элементов и ППЗУ (ROM). Реализован механизм задания временных интервалов между импульсами, а также обеспечено формирование периодической последовательности с фиксированным числом циклов работы.
Дополнительно был разработан управляющий узел, обеспечивающий функции запуска, остановки и сброса устройства, а также выполнена адресная дешифрация для сопряжения формирователя с шиной Microbus. В результате была подтверждена корректность работы схемы в среде Quartus, а также проанализированы аппаратные затраты различных вариантов реализации.