Минобрнауки России

Санкт петербургский государственный Электротехнический университет «ЛЭТИ» им. В.И. Ульянова (Ленина)

Кафедра ВТ

Отчёт

По курсовой работе

По дисциплине «Элементарная база цифровых систем»

Вариант 2.4

Студенты гр. 3316	Котов Н.А.
Преподаватель	Ельчанинов М.Н.

Санкт-Петербург 2026

Сожержание

Y

СОЖЕРЖАНИЕ 2

ЗАДАНИЕ 3

ПРОТОКОЛ ВЫПОЛНЕНИЯ КУРСОВОЙ РАБОТЫ 4

1. РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ СХЕМЫ ПРОЕКТИРУЕМОГО УЗЛА В НЕСКОЛЬКИХ ВАРИАНТАХ 4

1.1 СХЕМА НА ОСНОВЕ СЧЕТЧИКА И ДЕШИФРАТОРА. 4

1.2 СХЕМА НА ОСНОВЕ СЧЕТЧИКА И ППЗУ 5

1.3 ОПИСАНИЕ ОСНОВНЫХ ЭЛЕМЕНТОВ БИБЛИОТЕКИ САПР QUARTUS II 7

1.4 СРАВНЕНИЕ РЕЗУЛЬТАТОВ КОМПИЛЯЦИИ ДВУХ УЗЛОВ И ВЫБОР «ПОБЕДИТЕЛЯ» 8

2. РАЗРАБОТКА ИНТЕРФЕЙСА СОПРЯЖЕНИЯ СХЕМЫ УЗЛА С ПРОЦЕССОРНОЙ СИСТЕМОЙ 9

2.1 МОДФИКАЦИЯ СХЕМЫ ДЛЯ АВТОМАТИЧЕСКОГО ЗАВЕРШЕНИЯ РАБОТЫ ПО ДОСТИЖЕНИЕ 100 ЦИКЛОВ. 9

2.2 РЕАЛИЗАЦИЯ ИМПУЛЬСНОГО ГЕНЕРАТОРА В САПР QUARTUS II 10

2.3 СОПРЯЖЕНИЕ С ПРОЦЕССОРНОЙ СИСТЕМОЙ 11

3. РАЗРАБОТКА ГЕНЕРАТОРА 12

ПРИНЦИПИАЛЬНАЯ СХЕМА 15

ВЫВОД 17

СПИСОК ЛИТЕРАТУРЫ 17

Задание

2. Формирователь импульсной последовательности с линейно изменяющимися интервалами между импульсами. Разработать узел, формирующий заданную последовательность импульсов. Входные сигналы частоты f = 1/T поступают от генератора ГТИ (генератор разрабатывается). Выходная последовательность периодична с периодом ТР. Узел рассматривается как внешнее устройство процессорной системы. Сигналы пуска и останова поступают из управляющего устройства (процессора), количество периодов работы от пуска до останова фиксируется счетчиком (их максимальное число 100).

Рисунок 1 - Пример временных диаграмм сигналов для варианта с линейным ростом

Вариант 2.4

Вариант	ТР	Номера импульсов, проходящих на выход	Начальный адрес	θ
2.4	21	0,6,11,15,18,20	80h	8

Протокол выполнения курсовой работы

1. Разработка функциональной схемы проектируемого узла в нескольких вариантах

1.1 Схема на основе счетчика и дешифратора.

В работе разработана цифровая синхронная схема, основанная на двоичном счётчике, дешифраторе и логическом элементе ИЛИ.

Основным элементом является счётчик, работающий в режиме счёта по модулю N=21. Он последовательно формирует двоичный код текущего состояния, изменяющийся по тактовому сигналу.

Выходы счётчика подаются на вход дешифратора, который преобразует двоичный код в унитарный код. В результате каждому состоянию счётчика соответствует отдельный активный выход дешифратора.

Для формирования итогового выходного сигнала используется логический элемент ИЛИ, на входы которого подаются выбранные выходы дешифратора. Таким образом, выходной сигнал принимает значение логической единицы только в тех состояниях счётчика, для которых соответствующий выход дешифратора подключён к элементу ИЛИ (0,6,11,15,18,20). Остальные состояния формируют на выходе логический ноль.

Рисунок 2 - Схема узла на основе двоичного счётчика, дешифратора и логического ИЛИ.

Узел был синтезирован в Quartus II (Рисунок 3).

Рисунок 3 - схема на основе счетчика, дешифратора и логического ИЛИ.

После компиляции схемы узла, было проведено временное моделирование его работы. Соответствующие результаты представлены на рисунке 4.

Рисунок 4 Результат временного моделирования для схемы на основе счетчика, дешифратора и логического ИЛИ.

Рисунок 5 - результат компиляции