Добавил:
el_rad1o
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Отчёт по ЛР3 ПЛИС FPGA
.docxОтчёт по ЛР3
EL_RADIO KEK-$$
Синтез с использованием аппаратного умножителя и асинхронным сбросом регистров.
Синтез
с использованием аппаратного умножителя
и синхронным сбросом регистров.
Если
увеличить разрядность, количество DSP
ячеек увеличивается и они каскадируются
Синтез без использования аппаратного умножителя.
Синтез предварительного сложения.
Сумматора не видно на схеме, поскольку он содержится внутри DSP-ячейки.
Синтез умножения с накоплением
Синтез SIMD в АЛУ, W=10
W=20
Синтез обнаружителя паттернов.
Соседние файлы в предмете Практикум по программируемым логическим интегральным схемам на основе Verilog