7.5.3. Модель функционирования локального интерфейса мп i486

Последовательности тактов, представленные на рисунках 7.10, 7.11, и 7.12 не исчерпывают все множество возможных комбинаций тактов в последовательностях локального интерфейса МП i486. На рисунке 7.13 представлена упрощенная модель функционирования локального интерфейса МП i486 в виде графа состояний и переходов. Упрощение заключается в том, что в модели не рассматриваются такты Tb и Т1b. То есть моделируется только взаимодействие задатчика с исполнителем без арбитража и смены задатчика.

В модели на рис. 7.13 вершины графа соответствуют отдельным тактам возможных циклов, дуги – переходам. Вершины графа снабжены символами названия соответствующих тактов, переходы – условиями переходов.

Внутренний запрос процессора на передачу данных может потребовать один простой цикл, один пакетный цикл или одну последовательность циклов, отдельные циклы которой могут быть пакетными. В пакетном цикле и в одной последовательности циклов могут передаваться только данные одной строчки кэш-памяти.

В связи с этим в модели внутренний запрос процессора на передачу данных может быть запросом передачи данных новой строчки кэш-памяти Z или запросом на продолжение передачи данных той же строчки кэш-памяти Zp.

Описание тактов и условий переходов

Ti – шины интерфейса находятся в пассивном состоянии. Сигналы на линиях адреса и сигналы статуса имеют неопределенные значения, тристабильные выходы могут находиться в высокоимпедансном состоянии.

При включении или рестарте процессора на шинах интерфейса устанавливается такт Тi. Процессор находится в пассивном состоянии при отсутствии внутреннего запроса процессора на передачу данных. При появлении внутреннего запроса на передачу данных производится переход на такт Т1.

Состояние подтверждения прерывания для процессора также является пассивным состоянием. Это тоже такт Тi, но в состоянии захвата процессор активизирует идентифицирующий выходной сигнал HLDA.

T1 – Первый такт цикла магистрали. На линиях адреса и идентификации цикла устанавливаются достоверные значения, сигнал ADS# активен. После такта Т1 всегда следует такт Т2.

T2 - Второй и последующие такты цикла магистрали. Данные формируются в цикле записи или принимаются в цикле чтения. Проверяется активность сигналов RDY# и BRDY# и наличие внутренних запросов процессора Z и Zp.

При одновременной пассивности сигналов RDY# и BRDY# или активности BRDY# и Zp – такт Т2 повторяется.

При активных сигналах Zp и RDY# или сигналах Z и BRDY# – такт Т2 сменяется тактом Т1.

При одновременной пассивности сигналов Zp и Z, но активности одного из сигналов готовности RDY# или BRDY# – такт Т2 сменяется тактом Тi.

Вопросы для самопроверки:

1. Новые сигналы в интерфейсе.

2. Особенности автоконфигурации шины данных.

3. Особенности кодировки циклов.

4. Роль встроенной в процессор кэш-памяти.

5. Организация пакетных циклов.

6. Предназначение сигнала BLAST.

7. Назначение сигналов RDY и BRDY.

8. Использование сигналаBLAST.

7.6. Локальный интерфейс мп Pentium (интерфейс с пакетной передачей данных и конвейеризацией передачи адреса)

Процессор Pentium содержит кэш-память, ориентированную на пакетную передачу строки данных в 32 байта, т.е. в два раза большую по сравнению со строкой данных МП i486. Для сокращения времени передачи шина данных локального интерфейса процессора содержит 64 линии данных. Но это только внешняя шина передачи данных. Ширина обработки данных остается 4 байта (два двойных слова).

Другой особенностью протокола интерфейса процессора Pentium является возможное совмещение пакетной передачи с конвейеризацией адресов. Конвейеризация адресов, как и в интерфейсе МП 386, производится по инициативе периферийного устройства по сигналу запроса следующего адреса NA.

Пример передачи данных в пакетном режиме и с конвейеризацией передачи адреса представлен на рис.7.14.

Конвейерная передача пакета "а"

Конвейерная передача пакета "б"

ТАКТЫ

Тi

Т1

Т2

Т2

Т2

Т12

Т1р

Т2

Т2

Т12

Т1р

CLK

ADS#

ADRESS

a

b

с

CACHE#

W/R#

KEN#

NA#

BRDY#

a

a

a

a

b

b

b

b

DATA

Рис.7.14 Конвейеризированные пакетные циклы чтения на шине локального интерфейса МП Pentium

Пакетная передача данных производится только при возможности их занесения в кэш-память процессора по сигналу KEN# (разрешение кэширования данных запрошенной области от контроллера памяти) и запросу NA# (сигнал от контроллера памяти) следующего адреса.

Вопросы для самопроверки:

1.Особенность разрядности шин данных.

2. Решение проблемы согласования разрядности процессора и УВВ.

3. Конвейеризированные пакетные циклы.