Министерство образования и науки Российской Федерации

КАЗАНСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

им. А.Н. ТУПОЛЕВА

В.М. Трусфус

Организация ЭВМ и систем

Программная модель процессора

Учебное пособие

Казань 2008

Содержание 5

Введение 5

Глава 1. Основные понятия 9

1.1. Система программно-аппаратных средств обработки информации. 9

1.2. Традиционная классификация ЭВМ 15

1.3. Структуры ЭВМ 19

1.4. Многомашинные комплексы, многопроцессорные системы 28

1.5. Эволюция режимов работы ЭВМ 30

Глава 2. Программная модель процессора

2.1. Общие понятия 39

2.2. Виды используемых структур памяти по принципам размещения и

поиска информации 39

2.3. Организация оперативной памяти 44

2.3.1. Оперативная память и адресные пространства процессора 44

2.3.2. Адресация многобайтовых объектов в оперативной памяти 47

2.3.3. Структура и типы команд 52

2.4. Режимы адресации 60

2.5. Типы машинных арифметик 66

2.6. Управление потоком команд 68

2.7. Контекст программы71

2.8. CISC и RISC команды 72

Глава 3. Программная модель МП intel 75

3.1. Режимы работы 75

3.2. Программная модель 16-ти битового микропроцессора МП IA-16 77

3.2.1. Модель памяти 78

3.2.2. Порты ввода/вывода 79

3.2.3. Регистровый файл 80

3.2.4. Структура команд 86

3.3. Программная модель 32-битового микропроцессора МП IA-32 92

3.3.1. Основные особенности организации 92

3.3.2. Модель памяти 101

3.3.3. Регистровый файл 103

3.3.4. Структура команд и режимы адресации 110

3.3.5. Структура данных 119

Глава 4. Программные модели МП корпорации DEC 123

4.1. Программная модель процессоров семейства PDP-11 123

4.2. Программная модель процессоров ЭВМ VAX-11 (СМ 1700) 133

Глава 5. Система прерывания 140

5.1.Функции системы прерывания и общие решения по реализации 140

5.2. Система прерывания в МП INTEL 140

5.2.1. Система прерывания в МП IA-16 147

5.2.2. Особенности системы прерывания в МП IA-32 151

5.2.3. Организация системы прерывания в PDP 11 155

Глава 6. Организация ввода-вывода 158

6.1. Система ввода/вывода 158

6.2. Теоретические основы операций ввода/вывода 162

6.3. Синхронизация передачи данных при вводе/выводе 169

6.3.1. Ввод/вывод с проверкой готовности 168

6.3.2. Ввод/вывод с использованием системы прерывания 173

6.3.3. Ввод/вывод с использованием прямого доступа к памяти 176

Глава 7. Шинные интерфейсы 181

7.1. Общие положения 181

7.2. Асинхронный системный интерфейс "Общая шина" 184

7.3. Системные интерфейсы 190

7.4. Локальный интерфейс микропроцессора i80386 193

7.4.1. Особенности локального интерфейса i80386 193

7.4.2. Диаграммы работы локального интерфейса МП i80386 200

7.4.3. Модель функционирования локального интерфейса МП i80386 205

7.4.4. Специальные циклы. 208

7.5. Локальный интерфейс микропроцессора i486 210

7.5.1. Особенности локального интерфейса i486 210

7.5.2. Диаграммы работы локального интерфейса МП i486. 215

7.5.3. Модель функционирования локального интерфейса МП i486 219

7.6. Локальный интерфейс МП Pentium 221

7.7. Интерфейсы с расщепленными транзакциями 223

Глава 8. Организация виртуальной памяти 227

8.1. Предпосылки появления виртуальной памяти 227

8.2. Основные задачи виртуальной памяти 228

8.3. Страничная организации виртуальной памяти 232

8.3.1. Страничная организации памяти 232

8.3.2. Виртуальной памяти на основе таблицы математических страниц 233

8.3.3. Упрощенная схема виртуальной памяти на основе таблицы физических страниц 237

8.3.4. Схема виртуальной памяти на основе таблицы физических страниц 239