Дизайн И. Гайдель 2007
Пример анализа вычислительной системы= (0,0). на основе СП-моделей
Рис. 10. Состояние СП-модели при срабатывании переходов t1, t11: а) ДДР, б) разметка СП-модели
Дизайн И. Гайдель 2007
Пример анализа вычислительной системы= (0,0). на основе СП-моделей
Рис. 11. Состояние СП-модели при срабатывании переходов t1, t11, t21: а) ДДР, б) разметка СП-модели
Дизайн И. Гайдель 2007
Пример анализа вычислительной системы= (0,0). на основе СП-моделей
Рис. 12. Состояние СП-модели при срабатывании переходов t1, t11, t21,t5: а) ДДР, б) разметка СП-модели
Дизайн И. Гайдель 2007
Пример анализа вычислительной системы= (0,0). на основе СП-моделей
Рис. 13. Состояние СП-модели при срабатывании переходов t1, t11, t21,t5, Q1: а) ДДР, б) разметка СП-модели
Дизайн И. Гайдель 2007
Пример анализа вычислительной системы= (0,0). на основе СП-моделей
Рис. 14. Состояние СП-модели при срабатывании переходов t1, t11, t21,t5, Q1,t3, t4,Q2,t3,t4:
а) ДДР, б) разметка СП-модели
Видно, что данная последовательность переходов приводит к достижению начальной разметки µ0 исследуемой СП-модели. 
Дизайн И. Гайдель 2007
Пример анализа вычислительной системы= (0,0). на основе СП-моделей
Рис. 15. Состояние СП-модели при срабатывании переходов t1, t11, t21,t5,t1: а) ДДР, б) разметка СП-модели
Дизайн И. Гайдель 2007
Пример анализа вычислительной системы= (0,0). на основе СП-моделей
Рис. 16. Состояние СП-модели при срабатывании переходов t1, t11, t21,t5,t1,t11,t21: а) ДДР, б) разметка СП-модели
Дизайн И. Гайдель 2007
Пример анализа вычислительной системы= (0,0). на основе СП-моделей
Анализ ДДР показывает, что при срабатывании последовательности переходов (t1, t11, t21, t5, t1, t11, t21, t1…)
в позициях p12 и p21 может накапливаться неограниченное количество меток. Это свидетельствует о том, что построенная СП-модель имеет недостатки, физическая интерпретация которых говорит о том, что на входе к ПЭ могут накапливаться сообщения. Чтобы их не потерять и обработать в порядке очереди необходимо формировать буфер для хранения данных. Причем размер буфера не известен, так как число сообщений (меток) может быть неограниченно. С целью устранения данного недостатка модифицируем СП- модель.
Дизайн И. Гайдель 2007
Пример анализа вычислительной системы= (0,0). на основе СП-моделей
Модифицируемая СП-модель представлена на рис.17. При этом вводится следующая интерпретация введенных позиций:
p15 - обработка данных в ПЭ1 завершена, они выведены из ПЭ1 и ПЭ1 готов к вводу новых данных,
p25 - обработка данных в ПЭ2 завершена, они выведены из ПЭ2 и ПЭ2 готов к вводу новых данных.
Другими словами вводится некоторый диспетчер, управляющий процессом ввода данных в ПЭ. Если построить ДДР для измененной СП-модели, то можно убедиться, что в нем отсутствуют разметки с неограниченным числом меток.
Рис. 17. Иерархическая СП-модель, моделирующая диспетчеризацию ввода данных в ПЭ.
Дизайн И. Гайдель 2007
Пример анализа вычислительной системы= (0,0). на основе СП-моделей
Для того, чтобы показать что полная СП- модель (модель с раскрытыми иерархическими переходами) хорошо сформирована (не имеет тупиков и неограниченных разметок), необходимо показать хорошую сформированность фрагментов СП-модели, которые замещают ИП (рис.2). Анализ данных СП показывает их хорошую сформированность. Следовательно полная сеть Петри )(рис.18), представленная путем раскрытия ИП, также должна быть хорошо сформированной.
Рис. 18. СП-модель, моделирующая заданную многопроцессорную систему.