12. Цифровые фсу и фд на аппаратной основе

В качестве примера на рис.23 приведен вариант цифрового комбинированного ФСУ и ФД на базе микросхем КМОП серии К561 [20]. Для получения временных интервалов используется генератор миниЭВМ с тактовой частотой = 5 МГц. МиниЭВМ используется для управления электроприводом и выдает кодзаданного угла управления. Для упрощения схемы не показаны выводы микросхем, которые не используются. Сигнал высокого уровня (уровень плюса источника

питания) обозначен "1" и называется единичным, сигнал низкого уровня (уровня общей шины) обозначен "0" и называется нулевым. Синусоидальное синхронизирующее напряжение подается на компаратор DA1, второй вход которого соединен с общей шиной. Это превращает его в нуль-орган. Его логический выходной сигнал знака S синхронизирующего напряжения подается на импульсный элемент, который выполнен на двух D-триггерах микросхемы DD1 и схеме "неэквивалентность" DD2. На вход Р триггеров типа К561ТМ3 подан нулевой сигнал (на схеме не показан). Эти триггеры при положительном фронте тактового импульса на входе С запоминают информацию, которая подана на вход D, а отрицательный фронт передает эту информацию на выход триггера. Если Q1=Q2=S, то импульсы, поступающие на тактовый вход С, не меняют состояние триггеров. После изменения сигнала S триггеры переключаются. Например, если в исходном состоянии S=Q1=Q2=0, а затем становится S=1, то во время положительного фронта тактового импульса (о чем говорит косая черта на изображении входа С) единичный сигнал запомнится в триггере DD1.1, а отрицательный фронт передаст его на выход и станет Q1=1. Следующий положительный фронт запомнит единицу в DD1.2, а отрицательный передаст его на выход Q2. Таким образом, после каждого изменения знака синхронизирующего напряжения в течение сигналы Q1¹Q2. Эти сигналы поступают на входы элемента "неэквивалентность" (исключающее ИЛИ) на микросхеме DD2 типа К561ЛП2 (четыре микросхемы в одном корпусе). Ее выходной сигнал =Q1ÅQ2, т.е. при каждом изменении S в течение сигнал Q1¹Q2 и формируется синхронизирующий импульс =1. Все остальное время=0. Для получения=1 длительностью=3,2 мкс тактовая частота 5МГц делится на 16 счетчиком DD7.1 на микросхеме типа К561ИЕ10.

Синхронизирующий импульс подается на вход R сброса на 0 счетчика DD3 типа К561ИЕ16. Принимая =0,1° и =170,° находим емкость счетчика развертывающего кода =/= 170/0,1 = 1700 и необходимое число его разрядов по (41)= 10,7; принимаем= 11. Этот счетчик имеет 14 разрядов, но три младших разряда (Q0, Q1, Q2) на выход не подаются, и выходной код счетчика=Q3+2×Q4+4×Q5+...+1024×Q11. Таким образом, выход счетчика нарастает с частотой /8. Для получения желаемой=0,1 частота тактовых импульсов на входе счетчика определится из выражения (38)/8=1,8×/0,1. Откуда= 1,44×Гц. Близкую частоту можно получить делениемна 4 в счетчике DD7.1. В этом случае= 1,25 МГц и дискрета угла управления по (38)=1,8×/(1,25×/8)= 0,1152°. Максимальный угол, который можно записать в счетчик, ×=235,9°, что вполне достаточно при максимально возможном =170°.

Далее необходимо сравнивать развертывающий код с кодом угла управления. В принятой серии имеются компараторы типа К561ИП2, позволяющие сравнивать только четырехразрядные двоичные числа, поэтому для сравнения 11 разрядов надо использовать три компаратора DD4, DD5 и DD6. Компараторы имеют 4х2 входов А и В для сравниваемых чисел и три выхода А>B, A=B, A<B, а также три таких же входа для наращивания количества разрядов. Когда указанное соотношение кодов удовлетворяется, на выходе появляется единица. При последовательном включении одноименные входы соединяются. На входы A>B и A<B первой ячейки подаются нули, а на вход A=B - единица. Время задержки в трех ячейках при сравнении кодов не превышает 0,7 мкс.

Выходной сигнал ФСУ F снимается с выхода А=В последнего компаратора и подается на входы SE счетчиков DD9 и DD10 К561ИЕ11 , что является командой записи в них кода, который подан на входы D0...D3 с помощью перемычек. После записи кода длительности управляющего импульса на выходах Р счетчиков появляется единичный сигнал, который через схему совпадения DD8 разрешает прохождение импульсов с частотой на счетные входы С и снимает через инвертор DD12 сигнал R установки триггера DD13 типа Л561ТМ1 в нулевое состояние. Кроме того, задержанный на несколько микросекунд в элементе задержки DD12 сигнал F поступает на вход С триггера и переводит его в единичное состояние. При этом в зависимости от знака синхронизирующего напряжения открывается либо тиристор катодной группы, сигнал на усилитель мощности которого поступает со схемы совпадения на DD14 при S=1 (например VS1), либо тиристор анодной группы (VS4) через DD15 при S=0. Поскольку на входы±1 счетчиков подан "0", они работают в режиме вычитания импульсов, поступающих на вход С. Эти импульсы получаются после деления частоты на 16 во втором счетчике-делителе DD7.2. Таким образом,=/16=/256. Дискрета задания длительности управляющего импульса== 0.9216°. Емкость двух счетчиков == 256. Максимальная длительность управляющего импульса= 0,9126×256 = 236°, что вполне достаточно.

Величина устанавливается при изготовлении преобразователя перемычками, соединяющими входы D с общей шиной или плюсом питания. На рис.23 перемычками установлен код 01001100 (76), которому соответствует= 76×0,9216 = 70°. Код счетчика линейно уменьшается во времени. Когда он станет равным нулю, на выходе Р счетчика DD10 появляется нулевой сигнал, который через инвертор DD12 возвращает триггер DD13 в нулевое состояние, и управляющий импульс прекращается. Oдновременно с опрокидыванием триггера нулевой сигнал с выхода Р поступает на схему совпадения DD8, прекращает поступление счетных импульсов на входы счетчиков, и они остаются в неизменном состоянии с нулями на всех выходах до поступления очередного импульса F с ФСУ.

Показанные на рис.23 элементы DD8, DD11, DD14 и DD15 отсутствуют в серии К561 (часть имеется в серии 1564), но их можно набрать на схемах И-НЕ.