ПТЦА - Лекции / Лекция 2

Лекция 2 – Шифраторы и дешифраторы.

Практически все цифровые схемы (ЭВМ, АСУ и другие) используют только двоичные числа. Большинство людей, однако, воспринимают лишь десятичную систему счисления. Таким образом, необходимо иметь специальные электронные устройства, которые могли бы преобразовывать десятичные числа в двоичные, и обратно.

Единичный (унитарный) код представляет собой позиционный код, построенный с использованием множества {0, 1}. В этом коде цифра 1 записывается в одном и только в одном разряде, а во всех остальных разрядах записывается цифра 0. Таким образом, в унитарном коде один разряд активен (логическая единица), а все остальные — пассивны (логические нули). В цифровых устройствах единичный код чаще всего используется для представления чисел натурального ряда. В этом случае разряды единичного кода нумеруются числами 0,1,2, ..., N −1 и номер избранного разряда представляет число в единичном коде. При записи разряды располагаются в порядке возрастания номеров. Иногда единичный код называют также «код-позиция-число», код «1 из N» или однопозиционный код.

Комбинационный двоичный (бинарный) код представляет собой построенный с использованием двух цифр (0 и 1) позиционный код, в разрядах которого могут записываться любые комбинации этих цифр. При наличии п разрядов может быть образовано 2n различных комбинационных двоичных кодов.

В цифровой схемотехнике используются и другие коды: двоично-десятичный код — код, в котором каждая цифра кодируется двоичным кодом; код Грея — код, в котором соседние кодовые комбинации отличаются друг от друга только в одном разряде; код Хемминга — код, кодовые комбинации которого содержат несколько контрольных разрядов для проверки на четность/нечетность весов определенных групп разрядов (он обладает свойством не только обнаружения, но и исправления ошибок единичной кратности), и т. д.

Для преобразования входной информации в выходную в дискретных цифровых устройствах используются различные логические схемы: шифраторы, дешифраторы, мультиплексоры, демультиплексоры и т. д.

Устройство, переводящее унитарный код в некоторый позиционный код, называется шифратором (кодером), а устройство, преобразующее каждую комбинацию входных сигналов в наличие сигнала на одной вполне определенной шине на выходе, называется

дешифратором или избирательной схемой. Электронные схемы шифраторов и дешифраторов широко используются, например, в телеграфных аппаратах систем связи, в телеуправлении, для преобразования двоичных кодов (кода операции, кода адреса) в управляющие сигналы для различных устройств ЭВМ, при пересылке различных символов по линиям связи и т. д.

Если выходной код шифратора является двоичным позиционным кодом, то такой шифратор называется двоичным. Назначение шифратора состоит в преобразовании символа, поступившего из источника сообщений, в двоичное число, т. е. в определенную кодовой таблицей комбинацию нулей и единиц. Таким образом, двоичные шифраторы преобразуют код «1 из N» в двоичный код. Различают полные и неполные двоичные шифраторы, приоритетные шифраторы и указатели старшей единицы.

Полный двоичный шифратор имеет m входов и n выходов, где m — количество передаваемых кодовых комбинаций, n — количество двоичных разрядов, необходимых для шифрования кодовой комбинации, причем m=2n . В неполном двоичном шифраторе m 2n . В схеме двоичного шифратора каждому единичному сигналу на

любом входе соответствует однозначно определяемая комбинация сигналов на выходных

шинах. Значение 1 в фиксированный момент времени может принимать сигнал только на одном входе. При возбуждении одного из входов шифратора на его выходе формируется двоичный код номера возбужденной входной линии.

Приоритетные шифраторы выполняют более сложную задачу. При работе на ЭВМ и

других устройствах часто решается задача определения приоритетного претендента на пользование каким-либо ресурсом. Несколько конкурентов выставляют свои запросы на обслуживание, причем последние не могут быть удовлетворены одновременно. Нужно выбрать того из претендентов, которому предоставляется право первоочередного обслуживания. Простейший вариант решения задачи — присвоение каждому источнику запросов фиксированного приоритета. Например, группа из восьми запросов R0 ... R7 формируется так, что высший приоритет имеет источник номер семь, а далее приоритет уменьшается от номера к номеру. Самый младший приоритет имеет нулевой источник — он будет обслуживаться только при отсутствии любых других запросов. Если одновременно имеется несколько запросов, обслуживается запрос с наибольшим номером. Таким образом, приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса. Легко заметить, что при наличии всего одного возбужденного входа приоритетный шифратор работает так же, как и двоичный, т. е. режим работы двоичного шифратора — частный случай работы приоритетного шифратора.

Указатели старшей единицы решают, в сущности, ту же задачу, что и приоритетные шифраторы, но вырабатывают результат в иной форме — в виде кода «1 из N». В

подобных шифраторах при наличии на входах нескольких возбужденных линий (запросов) на выходе будет возбуждена лишь одна, соответствующая старшему запросу. Число входов в этом случае равно числу выходов схемы. Указатели старшей единицы применяются, например, в устройствах нормализации чисел с плавающей точкой в ЭВМ.

В качестве примера рассмотрим принцип построения полного шифратора на восемь входов. Он должен иметь три выходные шины. Обозначив входные сигналы символами xk , а выходные — символами yi , составим таблицу истинности для шифратора

(таблица 1).

Минимальные ДНФ этих функций имеют вид:

y1=x4 x5 x6 x7 , y2=x2 x3 x6 x7 , y3=x1 x3 x5 x7 .

Таким образом, выходные сигналы могут формироваться как дизъюнкции входных, принимающие значение 1 в тех строках таблицы, в которых входные сигналы равны единице.

Отметим, что кодирование позиции x0 осуществляется тривиально: она не соединяется ни с одной из выходных шин. Ее код (000) будет существовать на выходе не только при возбуждении шины x0 , но и в состоянии покоя, и при выключении схемы, и во многих случаях даже при неисправности индикатора. Поэтому код (000) и соответствующую ему позицию x0 часто не используют.

В интегральных схемах шифраторы обычно реализуют на стрелках Пирса. На рисунке 1 при ведена структурная схема шифратора, реализованная на дизъюнкторах.

Рисунок 1

Дешифраторами называются имеющие m входов и n выходов логические схемы, в

которых определенным комбинациям сигналов на входных шинах однозначно соответствует появление единичного сигнала на одной из выходных шин. На остальных выходных шинах при этом должны быть нули. В двоичном дешифраторе количество входных шин связано с количеством выходных отношением 2m n . Если 2m=n , то дешифратор называется полным. На условных изображениях дешифраторов проставляются буквы DC (от англ. decoder) и указывается число входов и выходов (рисунок 2). Входы помечаются десятичными числами, отвечающими двоичным весам позиций кода. Кроме информационных входов, дешифратор обычно имеет один или более входов разрешения работы, обозначаемых как EN (от англ. enable). При наличии разрешения по этому входу дешифратор работает описанным выше способом. При отсутствии разрешения все выходы дешифратора пассивны. Если входов разрешения несколько, то сигнал разрешения работы образуется как конъюнкция сигналов отдельных разрешающих входов.

Выходы нумеруются десятичными эквивалентами соответствующих им входных кодовых комбинаций (рисунок 2.21, а). Широкое применение находят дешифраторы, на входы которых подаются не только прямые, но и инверсные входные сигналы.

Условное изображение такого дешифратора с парафазными входами приведено на рисунке 2, б. В случае, когда входные сигналы являются потенциальными, а выходные

— импульсными, применяется так называемый потенциально-импульсный дешифратор (рисунок 2, в), буквой С на рисунке обозначен импульсный вход считывания информации. К одним из наиболее важных устройств относятся дешифраторы, формирующие рабочий сигнал на одном из своих выходов в зависимости от комбинаций сигналов на входах. Например, такие дешифраторы используются при выборе требуемой абонентской линии, при выборе свободной

соединительной линии по информации о номере направления и состоянии линий и т. д. Существуют три основных вида дешифраторов — линейный, многоступенчатый (пирамидальный) и матричный. Рассмотрим принципы их построения и приведем сравнительные характеристики.

Рисунок 2

Линейная структура обычно используется для построения дешифраторов при количестве входов m 4 . Если число входов m 4 , то с целью уменьшения

количества корпусов построение дешифратора выполняется по многоступенчатой схеме. Используют два способа построения многоступенчатых дешифраторов: параллельный и последовательный. Многоступенчатый дешифратор, построенный последовательным способом, называют матричным или прямоугольным.

Первой ступенью многоступенчатого дешифратора является простейший линейный дешифратор с числом выходов n=4 . Каждая последующая ступень управляется

Основным достоинством линейных дешифраторов является является минимальная задержка сигналов, определяемая временем распространения в одном элементе «И». Однако они наименее экономичны в смысле количества оборудования.

Для построения дешифраторов часто используются диодные элементы «И». В этой схеме при подаче нулевого потенциала на любой из входов (или на оба сразу) через резистор будет протекать ток и на его сопротивлении возникнет падение напряжения. В

результате на выходе схемы единичный потенциал будет только если подать единичный потенциал сразу на оба входа микросхемы. То есть схема реализует функцию "2И". Количество входов элемента "И" зависит от количества диодов. Если использовать два диода, то получится элемент "2И", если три диода — то "3И", если четыре диода, то "4И", и так далее. В микросхемах выпускается максимальный элемент "8И".

Рисунок 3 В таблице 2 приведена сравнительная характеристика различных типов дешифраторов.

В качестве примера синтеза дешифраторов рассмотрим построение полного линейного дешифратора на четыре входа. Составим таблицу истинности, описывающую функционирование такого дешифратора (таблица 3).

Таблица 3

Эта совокупность является минимальной, если оставаться в пределах нормальных форм функций, а сам дешифратор может быть реализован как 2m m=4 независимых схем (рисунок 4), каждая из которых формирует сигнал на одном выходе.

Рисунок 4 — Схема полного линейного дешифратора на четыре входа.