Тактовые выводы плис двойного назначения

Микросхема EP2C20 имеет 20 тактовых выводов двойного назначения, обозначаемых как DPCLK, по 4 с правой и левой сторон и по 6 на верхней и нижней сторонах микросхемы. Выводы CDPCLK, расположенные по углам, мультиплексируются, прежде чем попасть в блок контроля для управления им. Эти сигналы распространяются до блока контроля с большими задержками, чем сигналы с DPCLK выводов, т.к. они проходят через дополнительный мультиплексор. Для выводов DPCLK можно устанавливать программируемую задержку, которую можно выставлять в среде разработке Quartus II. Выводы DPCLK могут подключаться к глобальным тактовым цепям для использования в качестве тактовых сигналов, контрольных сигналов асинхронного сброса, предустановки, разрешения тактирования, которые имеют большую нагруженность, являясь источником для множества блоков.

Глобальная тактовая сеть

Тактирует все ресурсы внутри ПЛИС: ЭВВ, ЛЭ, блоки памяти, встроенные умножители. Также глобальная тактовая сеть может использоваться для контрольных сигналов. – писать о ней в общем и не стоит, ибо ранее все это уже оисано

Блок контроля тактовых цепей

Блоки контроля тактовых цепей по периферии микросхемы, их количество в разных микросхемах семейства доходит до 16-ти. Его функциями являются:

• динамический выбор источника тактирования для глобальной тактовой цепи,

• динамическое разрешение/запрещение для глобальной тактовой цепи.

Источниками для блока могут быть выводы CLK, выходы счетчиков PLL, выводы DPCLK, а также внутренняя логика. Выход блока соединяется с соответствующей глобальной тактовой цепью.

Для любого выделенного блока контроля источником тактового сигнала могут быть:

• четыре вывода CLK, расположенные на той же стороне микросхемы, что и блок контроля,

• три выхода от PLL,

• четыре вывода DPCLK, включая CDPCLK, расположенные на той же стороне микросхемы, что и блок контроля,

• четыре сигнала внутреннего происхождения DPCLK и один сигнал внутреннего происхождения.

Из этого списка только два вывода CLK, два выхода PLL, один вывод DPCLK и один сигнал внутреннего происхождения могут быть выбраны для подачи на входы блока контроля.

Из этих шести тактовых входов два тактовых вывода и два выхода PLL могут динамически выбираться для подключения к глобальной тактовой цепи. Также блок контроля поддерживает статический выбор между сигналом с вывода DPCLK и сигналом, производимым внутренней логикой ПЛИС.

На рисунке 8 показано устройство блока контроля.

Рисунок 8

Сигнал CLKSWITCH может быть установлен либо через конфигурационный файл, либо динамически, когда используется функция ручного управления для PLL/ выход мультиплексора является входом опорной частоты для PLL. Сигналы CLKSELECT[1..0] генерируются внутренней логикой и могут использоваться для динамического выбора источника тактирования для глобальной тактовой цепи, когда… Сигнал Static Clock Select может устанавливаться только в конфигурационном файле и не может динамически изменяться в процессе работы микросхемы. Сигнал разрешения CLKENA может быть установлен или сброше в процессе работы внутренней логикой ПЛИС в режиме user mode.