- •Саратовский государственный технический университет
- •Функциональные элементы арифметических операций
- •Передаточная характеристика вентиля по напряжению
- •Помехоустойчивость вентиля
- •1.3 Быстродействие вентиля
- •1.4 Типовые логические элементы
- •1.5 Синтез цифровых схем из логических вентилей
- •Функциональная модель сумматора
- •2.1 Структура опу сумматора
- •2.2 Одноразрядный полный сумматор (full adder)
- •Схемы сложения
- •Каскадное сложение
- •Сложение с предвычислением переносов
- •Вычисление типов переносов с помощью параллельной префиксной схемы
- •Полная схема сумматора с предвычислением переносов
- •Блок параллельного вычисления префиксов
- •Сумматор трех n- битовых чисел
- •4. Техническое и программное обеспечение
- •5. Требования безопасности труда
- •6. Методика эксперимента Постановка задачи и исходные данные
- •7. Вопросы для самопроверки
- •Содержание отчета
- •Содержание
- •Моделирование операционных устройств вычислительных машин. Сумматор
- •Вычислительные машины, системы и сети
1.5 Синтез цифровых схем из логических вентилей
Синтез цифровых схем из логических вентилей сопровождается следующими эффектами:
- увеличением задержки распространения (снижением быстродействия);
- появлением дополнительных источников шума, влияющих на надежность схемы;
- изменением потребляемой мощности от источника питания и генерированием дополнительных энергетических составляющих.
В дальнейшем будет учитываться только задержка распространения.
Функциональная модель сумматора
2.1 Структура опу сумматора
Структура операционного блока для выполнения операции сложения и вычитания приведена на рис.6
Рис.6. Структура операционного блока для сложения и вычитания |
На рис. 6 А, В – входные операнды, S=A+B- сумма,,.
ОПУ должно обнаруживать факт переполнения и сигнализировать об этом. Для этого используется следующее правило: если суммируются два числа и они оба положительны или оба отрицательные, переполнение имеет место тогда и только тогда, когда знак результат противоположен знаку слагаемых.
При выполнении операции вычитания S=A+ (-B) значение В преобразуется к дополнительному коду.
Управление операцией сложение/вычитание осуществляется по входу (0 – сложение, 1 - вычитание).
Приведем поразрядное выполнение операции суммирования.
2.2 Одноразрядный полный сумматор (full adder)
Табличное описание полного сумматора приведено в табл.2
Полный сумматор Таблица 2
№ п.п |
Вход |
Выход | |||
x |
y |
z |
c |
s | |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
2 |
0 |
1 |
0 |
0 |
1 |
3 |
0 |
1 |
1 |
1 |
0 |
4 |
1 |
0 |
0 |
0 |
1 |
5 |
1 |
0 |
1 |
1 |
0 |
6 |
1 |
1 |
0 |
1 |
0 |
7 |
1 |
1 |
1 |
1 |
1 |
Проанализируем табл.2.
Выходной сигнал s- (сумма) есть функция четности (parity) входных аргументов
, |
(6) |
а с – (перенос) - функция большинства (majority)
. |
(7) |
Функция четности имеет смысл для любого числа аргументов: функция «четность» равна 1, когда среди ее аргументов нечетное число единиц, а функция «большинство» - когда более половины ее аргументов равны 1.
Заметим, что в совокупности биты cиs дают двоичную запись суммыx + y+ z.
Функциональная схема полного сумматора приведена на рис.7.
-
Рис. 7 Функциональная схема полного сумматора
Отметим, что элементы DD1 иDD5 можно заменить на один элементXORс тремя входами, а элементыDD6 иDD7 – на один элементORс тремя входами. Число входов элемента называют еговходной степенью (fan-in).
Промоделируем процесс формирования результата в сумматоре.
Будем считать, что каждый элемент имеет единичную задержку, а входные значения поступают в момент 0.
Последовательный процесс формирования результата приведен на рис.8.
1 |
2 |
3 |
Рис.8 Процесс формирования результата на выходе сумматора |
Отметим группы элементов, работающие параллельно в соответствующих тактах операции суммирования:
DD1, DD2, DD3, DD4
DD5, DD6
DD7.
Таким образом стабильный результат операции суммирования получен на 3 такте.
Задержка схемы в формировании результата определяется наибольшим количеством элементов на путях от входов схемы к выходам. Эта характеристика схемы называется глубиной (depth) и определяет время ее работы. По определению входы имеют глубину 0, а выходы элемента со входами глубиныимеют глубинуmax{}+1.
В нашем случае корректность данных определений объясняется отсутствием в схеме циклов.
Глубиной элемента называется глубина его выходов, а глубиной схемы – наибольшая глубина составляющих ее элементов.
Если все функциональные элементы производят действие за одно и то же время t, то время работы схемы глубиныdне превосходитdt(глубина рассмотренной схемы сумматораd=3).
При разработке схемы, стараются уменьшить не только ее глубину, но и размер (size) – число функциональных элементов (размер сумматора - 7 элементов).
При реализации схемы минимального размера необходимо решить вопрос о используемых элементах. Увеличение набора разрешенных элементов (если он остается конечным) уменьшает размер схемы всего лишь в константу раз по сравнению с базовым набором (AND,OR,NOT), поскольку все разрешенные элементы можно составить из базовых.